-
公开(公告)号：CN115733496A
公开(公告)日：2023-03-03
申请号：CN202211441218.1
申请日：2022-11-17
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种输入分段式流水线逐次逼近型模数转换器。本发明电路包括两个对称的通道，每个通道包括：输入缓冲器、两级逐次逼近型模数转换器、自适应数字选择逻辑电路和开环余量放大器。输入缓冲器对输入信号进行放大并分成四段模拟信号；四个第一级逐次逼近型模数转换器分别对这四段模拟信号进行采样量化，从而得到四组数字码值；利用自适应数字选择逻辑电路在四组数字码值中选择出正确量化的结果，并将其对应的模拟余量传递给开环余量放大器；开环余量放大器对模拟余量信号进行放大，由第二级逐次逼近型模数转换器进行采样量化，并产生第二级数字码值。本发明把低电压域低功耗的输入缓冲器应用于高性能模数转换器。
-
公开(公告)号：CN114095028A
公开(公告)日：2022-02-25
申请号：CN202111313432.4
申请日：2021-11-08
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 本发明属于集成电路技术领域，具体为一种采样模式可选择的分裂流水线逐次逼近型模数转换器。本发明电路由两个对称的半通道组成，每个半通道包括：采样模式可选择的第一级ADC、采用电平移位技术的振铃式运算放大器、第二级ADC和控制采样模式选择的相关数字电路。本发明根据外部输入采样模式控制信号对第一级ADC的采样模式进行选择，使系统实际采样值为输入信号或其水平正、负偏移或其按比例缩放；四种模式为基于Split架构数字后台校正算法的更严格的判据提供了电路实现，避免了误收敛。电平移位技术减小运放功耗，闭环放大减小增益误差，两级ADC以流水线方式工作，使电路更适于较低功耗高速高精度ADC的应用场景。
-
公开(公告)号：CN114095022A
公开(公告)日：2022-02-25
申请号：CN202111407498.X
申请日：2021-11-24
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种基于机器学习的分裂流水线逐次逼近模数转换器校准方法。本发明方法包括：使用开环余量放大器的分裂式流水线逐次逼近型模数转换器模型，完成输入模拟信号到数字码值的转换；采用神经网络失真补偿模块，通过补偿模拟电路引入的失真，完成对输出结果的数字后台校准。对该神经网络的训练不需要关于ADC结构的相关信息，且输出的数据具有稀疏性。通过对矩阵稀疏情况分析并剪枝，以降低神经网络的计算量；同时可由稀疏情况预测ADC的级数分配等结构信息。本发明对使用开环余量放大器的分裂式流水线逐次逼近型模数转换器电路结构具有广泛适用性，并且可以得到超过LMS校准算法的精度。
-
Patent Agency Ranking
公开(公告)号：CN114095022B
公开(公告)日：2024-04-23
申请号：CN202111407498.X
申请日：2021-11-24
Applicant: 复旦大学
IPC: H03M1/10 , G06N3/0499 , G06N3/084
Abstract: 本发明属于集成电路技术领域，具体为一种基于机器学习的分裂流水线逐次逼近模数转换器校准方法。本发明方法包括：使用开环余量放大器的分裂式流水线逐次逼近型模数转换器模型，完成输入模拟信号到数字码值的转换；采用神经网络失真补偿模块，通过补偿模拟电路引入的失真，完成对输出结果的数字后台校准。对该神经网络的训练不需要关于ADC结构的相关信息，且输出的数据具有稀疏性。通过对矩阵稀疏情况分析并剪枝，以降低神经网络的计算量；同时可由稀疏情况预测ADC的级数分配等结构信息。本发明对使用开环余量放大器的分裂式流水线逐次逼近型模数转换器电路结构具有广泛适用性，并且可以得到超过LMS校准算法的精度。
-
公开(公告)号：CN115314049A
公开(公告)日：2022-11-08
申请号：CN202210809385.0
申请日：2022-07-10
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种基于电压抬升技术的全摆幅输入电压时间转换器。本发明电压时间转换电路由差分结构组成，包括工作方式和电路连接完全相同的两个单端电路：P端和N端；每个单端结构包括：电压抬升采样模块、放电电流源、阈值电压检测模块；电压输入信号VinP和VinN依次经过级联的电压抬升采样模块、放电电流源和阈值电压检测模块，最终产生时间输出信号start和stop；本发明通过前端的电压抬升采样模块，将输入信号整体向上进行电平移位，保证电流镜中的晶体管在放电过程中始终处于饱和区范围，可以将输入信号摆幅扩宽至全摆幅，大大提高了电压时间转换器的线性度和输出时间范围。
-
公开(公告)号：CN115113513A
公开(公告)日：2022-09-27
申请号：CN202210731688.5
申请日：2022-06-25
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明属于集成电路技术领域，具体为一种高容错逐次逼近型时间数字转换器。本发明时间数字转换电路结构包括：n级决策选择延时模块，时间域比较器，编码器；其中，n级决策选择延时模块中各级决策选择延时模块依次级联，最后与时间域比较器连接；n级决策选择延时模块中各级以及时间域比较器分别与编码器连接；每级决策选择延时模块包括上、下两个延时支路，以及连接在上、下两个延时支路间的时间域比较器；每个延时支路包括补偿延时电路、参考延时单元、本征延时电路和二选一数据选择器；本发明功耗低、效率高，可有效的减小高权重位延时电路的匹配误差，确保精度，并大大提高时间数字转换器的转换容错率和转换效率。
-
公开(公告)号：CN115113513B
公开(公告)日：2023-09-08
申请号：CN202210731688.5
申请日：2022-06-25
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明属于集成电路技术领域，具体为一种高容错逐次逼近型时间数字转换器。本发明时间数字转换电路结构包括：n级决策选择延时模块，时间域比较器，编码器；其中，n级决策选择延时模块中各级决策选择延时模块依次级联，最后与时间域比较器连接；n级决策选择延时模块中各级以及时间域比较器分别与编码器连接；每级决策选择延时模块包括上、下两个延时支路，以及连接在上、下两个延时支路间的时间域比较器；每个延时支路包括补偿延时电路、参考延时单元、本征延时电路和二选一数据选择器；本发明功耗低、效率高，可有效的减小高权重位延时电路的匹配误差，确保精度，并大大提高时间数字转换器的转换容错率和转换效率。
-
公开(公告)号：CN114172516A
公开(公告)日：2022-03-11
申请号：CN202111329120.2
申请日：2021-11-10
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 本发明公开了一种分裂式流水线‑逐次逼近型模数转换器。本发明模数转换器电路由粗糙型逐次逼近模数转换器、编码器、数字校准模块和两个对称的半通道组成；每个半通道电路包括第一级精细型逐次逼近型模数转换器、动态放大器、第二级逐次逼近型模数转换器；粗糙型模数转换器采样输入信号，经过第一级转换器量化产生输出码值；编码器对输出进行编码，并控制两个半通道的第一级转换器的电容阵列翻转；产生第一级余量经动态放大器放大，并被第二级转换器采样，产生各自的第二级输出数字码值；前后两级以流水线方式工作；两个半通道第一、第二级的输出经过数字校准模块，得到整个ADC的输出。本发明功耗低、效率高，硬件开销小。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
