-
公开(公告)号：CN113823618A
公开(公告)日：2021-12-21
申请号：CN202110799906.4
申请日：2021-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/552 , H01L21/48
Abstract: 本公开涉及芯片封装结构、半导体结构及其形成方法。该芯片封装结构包括有机中介载板，包括内埋重分布互连结构的聚合物基质层、封装侧凸块结构、以及通过相应的凸块连接通孔结构连接到重分布互连结构中的远端子集的晶粒侧凸块结构。至少一金属屏蔽结构可横向地围绕晶粒侧凸块结构中的一相应者。屏蔽支撑通孔结构可横向地围绕凸块连接通孔结构中的一相应者。每个金属屏蔽结构和屏蔽支撑通孔结构可用于减小在随后将半导体晶粒附接到晶粒侧凸块结构的期间所施加到重分布互连结构的机械应力。
-
公开(公告)号：CN113675163A
公开(公告)日：2021-11-19
申请号：CN202110748104.0
申请日：2021-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L23/498 , H01L21/50 , H01L21/48
Abstract: 公开了具有改进的凸块下金属化布局的半导体器件及其形成方法。在一个实施例中，半导体器件包括IC芯片；互连结构，耦合到IC管芯并包括金属化图案，金属化图案包括延伸穿过电介质层的通孔部分；第二电介质层，与IC管芯相对的位于电介质层上方；以及第二金属化图案，耦接至金属化图案，并包括位于电介质层中的线部分和延伸穿过第二电介质层的第二通孔部分；以及UBM，位于第二金属化图案和第二电介质层上方，UBM耦合到第二金属化图案，通孔部分的中心线和第二通孔部分的第二中心线与UBM的第三中心线未对准，中心线和第二中心线在第三中心线的相对两侧。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN113113392A
公开(公告)日：2021-07-13
申请号：CN202110023444.7
申请日：2021-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/07 , H01L25/00 , H01L23/31 , H01L23/498
Abstract: 提供芯片封装结构及其形成方法。此方法包含设置第一芯片结构和第二芯片结构于线路基板之上。第一芯片结构与第二芯片相隔一间隙。此方法还包含设置环形结构于线路基板之上。环形结构具有第一开口，第一芯片结构和第二芯片结构位于第一开口中，第一开口具有第一内壁，第一内壁具有第一凹陷，且间隙朝向该第一凹陷延伸。
-
公开(公告)号：CN116825758A
公开(公告)日：2023-09-29
申请号：CN202310443409.X
申请日：2023-04-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例公开了一种半导体封装件及其制造方法。可以对应于高性能计算封装的半导体封装件包括中介层、衬底以及中介层和衬底之间的一种集成电路器件。可以对应于集成无源器件的集成电路器件在中介层的空腔内附接到中介层。将集成电路器件附接到中介层的空腔内会在集成电路器件和衬底之间产生间隙。这样，在半导体封装件的弯曲和/或变形期间，集成电路器件接触衬底的可能性降低。通过减少这种接触的可能性，可以避免对集成电路器件和/或衬底的损坏，以提高半导体封装件的可靠性和/或成品率。
-
公开(公告)号：CN115700912A
公开(公告)日：2023-02-07
申请号：CN202210713100.3
申请日：2022-06-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/48 , H01L23/552 , H01L23/31 , H01L25/065
Abstract: 提供芯片封装结构及其形成方法。方法包括形成介电层于重布线结构上。重布线结构包括介电结构与多个布线层位于介电结构之中或之上。方法包括形成第一导电凸块结构与屏蔽凸块结构于介电层上。第一导电凸块结构电性连接至布线层，且屏蔽凸块结构与布线层电性绝缘。方法包括经由第一导电凸块结构接合第一芯片结构至重布线结构。第一芯片结构与屏蔽凸块结构电性绝缘，且第一芯片结构延伸越过屏蔽凸块结构的第一侧壁。
-
Patent Agency Ranking
公开(公告)号：CN115565963A
公开(公告)日：2023-01-03
申请号：CN202210960826.7
申请日：2022-08-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供一种芯片封装体结构及其形成方法。芯片封装体结构包括一中介基底，其包括由一间隙区所隔开的第一及第二晶粒区。芯片封装体结构也包括分别排置于第一及第二晶粒区上的第一及第二半导体晶粒。另外，芯片封装体结构包括第一及第二间隙填充层形成于间隙区上并彼此分开，以及一第三间隙填充层位于间隙区上及第一与第二间隙填充层之间。第三间隙填充层的杨氏模数小于第一间隙填充层的杨氏模数及第二间隙填充层的杨氏模数。
-
-
公开(公告)号：CN115249682A
公开(公告)日：2022-10-28
申请号：CN202210577859.3
申请日：2022-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L23/16 , H01L21/56
Abstract: 本公开提出一种提供封装结构及其形成方法。封装结构包含重布线结构以及位于重布线结构之上的第一半导体裸片。封装结构还包含横向围绕第一半导体裸片的墙结构，墙结构包含彼此隔开的多个区段。封装结构还包含介于墙结构与第一半导体裸片之间的底部填充材料。封装结构还包含包覆底部填充材料的模制化合物。
-
公开(公告)号：CN115101488A
公开(公告)日：2022-09-23
申请号：CN202210524258.6
申请日：2022-05-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/373 , H01L23/04 , H01L23/10 , H01L23/498 , H01L23/31 , H01L21/52 , H01L21/56
Abstract: 一种半导体封装结构及其形成方法。半导体封装结构包括一载体基板、一中介层基板、一半导体装置、一盖件以及一热界面材料。中介层基板设置在载体基板上。半导体装置设置在中介层基板上。盖件设置在载体基板上，以覆盖半导体装置。热界面材料设置在盖件与半导体装置之间。一第一凹部形成在盖件的面向半导体装置的一下表面上，且在俯视视角中，第一凹部与半导体装置重叠。
-
公开(公告)号：CN114975301A
公开(公告)日：2022-08-30
申请号：CN202210206204.5
申请日：2022-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/16 , H01L23/18 , H01L21/56 , H01L25/065
Abstract: 提供了半导体封装件及其形成方法。半导体封装件包括封装衬底和安装在封装衬底的表面上的半导体器件。第一环设置在封装衬底的表面上方并围绕半导体器件。第二环设置在第一环的顶面上方。而且，第一环的顶面和第二环的底面上分别形成突出部分和匹配的凹进部分。突出部分延伸至凹进部分中并与凹进部分啮合，以将第一环与第二环连接。粘合层设置在封装衬底的表面与第一环的底面之间，用于将第一环与上面的第二环附接至封装衬底。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.036 seconds)
