公开(公告)号：CN101312210A

公开(公告)日：2008-11-26

申请号：CN200810080439.4

申请日：2008-02-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许义明 ,  林大文 ,  王世维

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7843 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明揭示一种半导体装置及其制造方法，具有一衬底与形成于上述衬底上的一栅极。一栅极间隔物形成于上述栅极旁，其高于上述栅极。上述半导体装置的制造方法包含提供具有一栅极层的一衬底，一硬掩模层则形成于上述衬底上，然后使用一图案蚀刻上述栅极层与上述硬掩模层，而形成一栅极与一硬掩模。然后，一间隔物层则形成于上述衬底、上述栅极、与上述硬掩模上。接着蚀刻上述间隔物层，以在上述栅极旁形成一栅极间隔物，然后除去上述硬掩模。

公开(公告)号：CN108074983B

公开(公告)日：2020-10-02

申请号：CN201711020362.7

申请日：2017-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏焕昇 ,  江宏礼 ,  刘佳雯 ,  许义明 ,  吴志强 ,  吴忠政 ,  梁英强

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种制造多栅极半导体器件的方法，该方法包括提供具有多个第一类型外延层和多个第二类型外延层的鳍。在鳍的沟道区中去除第二类型外延层的第一层的第一部分，以在第一类型外延层的第一层和第一类型外延层的第二层之间形成开口。然后在开口中形成具有栅极电介质和栅电极的栅极结构的部分。介电材料形成为邻接栅极结构的该部分。本发明还提供了多栅极半导体器件。

公开(公告)号：CN107039278A

公开(公告)日：2017-08-11

申请号：CN201611021412.9

申请日：2016-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林群雄 ,  吴忠政 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  谢文兴 ,  许义明

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08 ,  H01L29/10

Abstract: 本发明的实施例提供了一种形成半导体器件的方法，包括形成从衬底延伸的鳍。鳍具有源极/漏极(S/D)区和沟道区。鳍包括第一半导体层和第一半导体层上的第二半导体层。第一半导体层具有第一组分，且第二半导体层具有不同于第一组分的第二组分。该方法还包括从鳍的S/D区去除第一半导体层，从而使得第二半导体层的在S/D区中的第一部分悬置在间隔中。该方法还包括在S/D区中外延生长第三半导体层，第三半导体层围绕在第二半导体层的第一部分周围。本发明的实施例还提供了一种半导体器件。

公开(公告)号：CN102468240B

公开(公告)日：2016-01-20

申请号：CN201110243091.8

申请日：2011-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志强 ,  许义明 ,  余宗兴 ,  程冠伦 ,  曹志彬 ,  陈文园 ,  郑存甫 ,  王志庆

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823468 ,  H01L29/66492 ,  H01L29/66545 ,  H01L29/66575

Abstract: 一种形成集成电路的方法，包括形成多个沿着第一方向纵向地排布在衬底上方的栅极结构。对衬底实施多个角度离子注入。每个角度离子注入具有各自的关于第二方向的注入角度。第二方向基本上与衬底的表面平行并且基本上与第一方向垂直。每个所述注入角度都基本上大于0°。

公开(公告)号：CN101661939A

公开(公告)日：2010-03-03

申请号：CN200910163589.6

申请日：2009-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡罗斯·H·迪雅兹 ,  许义明 ,  王志庆 ,  庄学理 ,  郑光茗 ,  钟昇镇 ,  蔡豪益 ,  陈宪伟 ,  郑心圃

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/423 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/823828 ,  H01L27/0207 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/7848

Abstract: 本发明提供一种可增加通道应力的集成电路，包括：一半导体基板，具有一有源区；至少一操作元件，形成于该有源区，其中该操作元件包括一拉伸通道；以及至少一第一伪栅极，设置于该有源区，位于该操作元件的一侧。本发明提供的集成电路可增加通道应力。

公开(公告)号：CN1210774C

公开(公告)日：2005-07-13

申请号：CN02103501.6

申请日：2002-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹宜陆 ,  杨富量 ,  许义明

IPC: H01L21/335 ,  H01L21/322 ,  H01L21/82 ,  H01L23/60

Abstract: 一种汲极内具有缺陷区的静电放电保护结构，至少包括：一半导体基底；一闸极结构，位于该半导体基底表面；一源极和一汲极，位于该闸极结构两侧的该半导体基底内；以及一缺陷结构区，位于该汲极内。由于位于该汲极内的该缺陷结构区，能够产生大量漏电流，而能增进该静电放电保护结构的效果。

公开(公告)号：CN1437230A

公开(公告)日：2003-08-20

申请号：CN02103501.6

申请日：2002-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹宜陆 ,  杨富量 ,  许义明

IPC: H01L21/335 ,  H01L21/322 ,  H01L21/82 ,  H01L23/60

Abstract: 一种汲极内具有缺陷区的静电放电保护结构，至少包括：一半导体基底；一闸极结构，位于该半导体基底表面；一源/汲极，位于该闸极结构两侧的该半导体基底内；以及一缺陷结构区，位于该汲极内。由于位于该汲极内的该缺陷结构区，能够产生大量漏电流，而能增进该静电放电保护结构的效果。