-
公开(公告)号：CN103955571A
公开(公告)日：2014-07-30
申请号：CN201410163317.7
申请日：2014-04-22
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 本发明涉及一种针对抗辐照芯片的软错误注入和验证方法，属于抗辐照芯片的验证技术领域，特别适用于宇航等有抗辐照要求的芯片的软错误注入和验证。该方法通过将错误注入模型与从网表中提取的寄存器列表来生成UCLI命令集，并将这些命令集与常规的验证平台并行运行，这种方法一方面不影响正常的验证流程从而节省了整个验证流程的时间使得传统验证平台开发与错误注入模型建立可以并行进行，另一方面，通过错误注入模型的参数设定灵活配置错误注入的方式从而减少了传统方法中分析代码单独设计测试用例的时间开销。本发明采用将传统的验证平台与UCLI命令集并行执行的方式，不需要对验证平台进行二次开发，有利于芯片已有验证平台的复用，减少时间开销。
-
公开(公告)号：CN103530196A
公开(公告)日：2014-01-22
申请号：CN201310439347.1
申请日：2013-09-24
Applicant: 北京控制工程研究所
IPC: G06F11/00
Abstract: 一种FPGA单粒子翻转防护方法，采用状态机的方式对FPGA的逻辑状态进行控制，所述的状态机包括一个空闲状态和N个逻辑状态，所述的N个逻辑状态依次转换，每一个逻辑状态都对应FPGA中设定的一个逻辑状态；FPGA上电或者复位完成后，状态机初始处于空闲状态；当设定的FPGA所要跳转的逻辑状态的触发条件不满足时，状态机控制FPGA保持当前的逻辑状态，当设定的FPGA所要跳转的逻辑状态的触发条件满足时，状态机控制FPGA进入对应的逻辑状态；当发生单粒子故障导致FPGA跳转至无效状态或者非设定的下一个逻辑状态时，状态机控制FPGA复位并返回初始状态，等待对下一次触发条件进行判断并对FPGA的逻辑状态进行控制。
-
公开(公告)号：CN106339531B
公开(公告)日：2019-07-12
申请号：CN201610676527.5
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 一种C单元加固的组合逻辑单元电路结构生成方法，首先根据选取需要加固的组合逻辑单元，分别加入C单元电路结构，得到加固组合逻辑单元及元逻辑描述，然后根据加固组合逻辑单元逻辑描述生成测试向量，遍历C单元中MOS管宽度，得到延时最小值对应的MOS管宽度值，进而得到加固组合逻辑单元电路结构，最后使用测试向量对得到的加固组合逻辑单元电路结构进行测试，得到特征化参数。
-
公开(公告)号：CN105024687B
公开(公告)日：2019-06-18
申请号：CN201510424158.6
申请日：2015-07-17
Applicant: 北京控制工程研究所
IPC: H03K19/0944
Abstract: 本发明涉及一种基于DICE和TMR的抗辐射触发器电路，包括时钟生成模块、数据滤波模块、第一主DICE加固模块、第二主DICE加固模块、第三主DICE加固模块、第一从DICE加固模块、第二从DICE加固模块、第三从DICE加固模块、第一C单元模块、第二C单元模块、第三C单元模块和选举模块。本发明触发器采用TMD和DICE结构混合的电路结构，与现有的触发器技术相比，大幅提升了整体电路的抗辐射性能，增强了抗单粒子翻转和单粒子瞬时脉冲的能力。
-
公开(公告)号：CN106375658B
公开(公告)日：2019-05-24
申请号：CN201610814709.4
申请日：2016-09-09
Applicant: 北京控制工程研究所
Abstract: 一种通用的甚高精度图像处理VLSI验证方法，首先根据当前相机类型进行参数配置，获取相机源图像并转换得到TEXTIO格式的原图数据和标准解数据，然后在多个重复的行有效周期中像素时钟的有效沿依次将原图数据发送至相机的数据总线或者数据信号线上，对数据总线或者数据信号线上的数据进行甚高精度图像处理及读取，得到TEXTIO格式的甚高精度图像处理结果数据，最后将处理结果数据与标准解数据进行比对，得到误差像素的位置、灰度值差值，进而得到调整阈值分布后的图像及验证结果。
-
Patent Agency Ranking
公开(公告)号：CN104579313B
公开(公告)日：2018-07-24
申请号：CN201410841843.4
申请日：2014-12-30
Applicant: 北京控制工程研究所
IPC: H03K19/177
Abstract: 本发明涉及一种基于配置帧的在轨SRAM型FPGA故障检测与修复方法，通过故障检测与修复系统实现，故障检测与修复系统包括主处理模块、配置帧回读模块、故障检测模块和配置帧纠错与恢复模块，本发明通过在高可靠芯片上实现的故障检测与修复系统，实现对SRAM型FPGA内部配置信息进行按帧的回读、校验及回写或改写，实现了配置信息帧级别的故障检测和修复，极大提高了FPGA因空间环境单粒子效应所引发的配置信息翻转问题的检测率和修复能力，为SRAM型FPGA提供了一种实现方式简单、资源消耗率低、无需软件支持的通用可靠性设计方法。
-
公开(公告)号：CN103955571B
公开(公告)日：2017-07-28
申请号：CN201410163317.7
申请日：2014-04-22
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 本发明涉及一种针对抗辐照芯片的软错误注入和验证方法，属于抗辐照芯片的验证技术领域，特别适用于宇航等有抗辐照要求的芯片的软错误注入和验证。该方法通过将错误注入模型与从网表中提取的寄存器列表来生成UCLI命令集，并将这些命令集与常规的验证平台并行运行，这种方法一方面不影响正常的验证流程从而节省了整个验证流程的时间使得传统验证平台开发与错误注入模型建立可以并行进行，另一方面，通过错误注入模型的参数设定灵活配置错误注入的方式从而减少了传统方法中分析代码单独设计测试用例的时间开销。本发明采用将传统的验证平台与UCLI命令集并行执行的方式，不需要对验证平台进行二次开发，有利于芯片已有验证平台的复用，减少时间开销。
-
公开(公告)号：CN104063351B
公开(公告)日：2017-07-07
申请号：CN201410309228.9
申请日：2014-06-30
Applicant: 北京控制工程研究所
Abstract: 本发明一种用于乒乓防冲突的高速复接器同步串行接口设计方法包括步骤如下：确定高速复接器同步串行通讯接口的发送字节数；高速复接器同步串行通讯接口接收外部输入的波门信号，进行输入波门与码元时钟相位关系调节，并对调节后的波门进行修正；根据修正后的波门和外部处理器访问的相对时延进行防冲突处理，调节数据发送时机；处理器读取高速复接器的状态寄存器，对乒乓总线访问进行冲突控制，实现乒乓缓冲区的控制切换；在处理器控制下和修正后的波门有效时，将乒乓数据缓冲区内数据转换为串行数据，并输出到高速复接器的数据线上。本发明通过上述冲突处理方法，提高了高速复接器同步串行接口通信的可靠性和稳定性。
-
公开(公告)号：CN106325767A
公开(公告)日：2017-01-11
申请号：CN201610677216.0
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F3/06
CPC classification number: G06F3/0614 , G06F3/0658
Abstract: 一种基于时间参数拟合处理的异步数据存储方法，首先将目标原始数据预置异步存储单元中，获取目标数据后存储至异步存储单元中，并根据当前FPGA确定采集时刻点数量，然后对目标数据按照采集时刻点进行数据采集，得到采集时刻点确认集合，将采集时刻点确认集合中数据依次与异步存储单元预置的原始数据进行对比，得到每个采集时刻点的有效权重系数，最后根据有效权重系数选取得到适应的采集时刻点，控制外部控制算法处理模块进行数据采集、处理，完成处理数据存储。本发明解决了现有技术使用异步存储单元与其他功能模块进行数据交互时，数据采集输出响应时间易随外部环境变化的问题，为异步存储单元数据提供了高速、稳定、可靠的读取访问方法。
-
公开(公告)号：CN104484238A
公开(公告)日：2015-04-01
申请号：CN201410783776.5
申请日：2014-12-16
Applicant: 北京控制工程研究所
IPC: G06F11/10
Abstract: 一种用于SRAM型FPGA配置刷新的CRC校验方法，通过对SRAM型FPGA配置文件格式、存储形式和故障模式的研究，采用对SRAM型FPGA回读配置帧实时计算与PROM内预先存储的CRC校验码比对的方式，提出并实现了一种用于SRAM型FPGA配置刷新的CRC校验方法。本发明方法采用CRC校验码的形式，实现了FPGA配置信息校验的器件无关性，同时设置了使能标志和获取标志，实现了不同速率、大数据量校验的应用需求，在回读过程中实时完成回读数据的CRC校验，达到了节省存储资源与处理时间的目的。另外本发明方法使用的基于查表的字节型CRC算法，进行资源独立划分和管理，快速高效，提升了运算速度和工作频率。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.032 seconds)
