-
公开(公告)号：CN101847093B
公开(公告)日：2013-09-04
申请号：CN201010162202.8
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种具有可重构低功耗数据交织网络的数字信号处理器，包括一个N路并行向量运算单元、一个N路并行向量寄存器堆、一个N路并行向量存储器和一个N路可重构并行数据交织网络，其中，N路可重构并行数据交织网络用于连接N路并行向量运算单元、N路并行向量寄存器堆和N路并行向量存储器，并管理其中的数据传输。利用本发明，通过该N路可重构并行数据交织网络，数据可以连续不间断的并行传输并在需要时直接从N路并行向量运算单元运算结果旁路至操作数输入，而不经过N路并行向量寄存器堆和/或N路并行向量存储器，克服了传统数据传输管理技术局限性，提高了数据传送的效率，降低了功耗，满足了不同宽度数据交织的需求。
-
公开(公告)号：CN101833468B
公开(公告)日：2013-05-08
申请号：CN201010162391.9
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
IPC: G06F9/45
Abstract: 本发明公开了一种在高性能计算系统中生成向量处理指令集结构的方法，该方法包括：步骤1：分析数字信号处理领域内的核心算法，得到各核心算法的逻辑表达式；步骤2：从该逻辑表达式中抽象出数字信号处理领域内的向量元操作；步骤3：根据抽象出的向量元操作，生成针对专用向量指令语法和行为的向量处理指令集结构。利用本发明，生成了适合于特定领域的向量处理指令集，大大提高了处理器的性能。
-
公开(公告)号：CN102566967A
公开(公告)日：2012-07-11
申请号：CN201110418897.6
申请日：2011-12-15
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种高速浮点运算器，采用N级流水线结构，N为大于1的自然数，包括：输入DFF、操作数信息提取及标志位判断单元、N级浮点运算结构、N级DFF和数据选择单元。输入DFF通过操作数信息提取及标志位判断单元连接于N级浮点运算结构中的第一级浮点运算结构，该第一级浮点运算结构连接于N级DFF中的第一级DFF，该第一级DFF连接于N级浮点运算结构中的第二级浮点运算结构，该第二级浮点运算结构连接于N级DFF中的第二级DFF，该第二级DFF连接于N级浮点运算结构中的第三级浮点运算结构，……，依次类推，该第N-1级DFF连接于N级浮点运算结构中的第N级浮点运算结构，最后，该第N级浮点运算结构通过数据选择单元连接于N级DFF中的第N级DFF。
-
公开(公告)号：CN101840324B
公开(公告)日：2012-03-28
申请号：CN201010162368.X
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种支持复数运算和子字并行的64位定浮点乘法器，该乘法器由四个32位乘法器组合而成，其中每个32位乘法器均包含一个作为输出的“进位”串和一个作为输出的“和”串，四个32位乘法器共包含四个“进位”串和四个“和”串，该四个“进位”串和该四个“和”串通过一个8-2压缩器进行压缩，得到一个新的“进位”串和一个新的“和”串，然后求和作为该乘法器的输出。利用本发明，降低了关键通路延时，减小了运算资源开销。
-
公开(公告)号：CN118210258A
公开(公告)日：2024-06-18
申请号：CN202410204109.0
申请日：2024-02-23
Applicant: 中国科学院自动化研究所
IPC: G05B19/042 , A61B5/319 , A61B5/369 , A61B5/31 , A61B5/308
Abstract: 本发明提供一种生理信号采集系统、采集方法及电子设备，涉及信号处理技术领域，包括：数字逻辑模块、模拟放大模块和主控制器模块，所述模拟放大模块分别与所述数字逻辑模块和所述主控制器模块连接；其中，所述数字逻辑模块用于控制生理信号采集的工作状态，通过配置不同的寄存器来控制放大器的工作方式；其中，所述模拟放大模块用于根据所述数字逻辑模块的设置来控制放大器通道的选择和信号的采集；其中，所述主控制器模块用于将所述模拟放大模块的输出信号转换为数字信号，并进行信号处理，得到输出信号。
-
Patent Agency Ranking
公开(公告)号：CN114759689B
公开(公告)日：2022-09-27
申请号：CN202210659722.2
申请日：2022-06-13
Applicant: 中国科学院自动化研究所
IPC: H02J50/12
Abstract: 本发明提供一种无线供电装置，属于电子技术领域，所述装置包括：能量发送模块和能量接收模块，能量发送模块包括第一电极和第二电极，能量接收模块包括第三电极和第四电极；能量发送模块用于通过第一电极向生物组织表面发送第一电信号，第一电信号的频率为目标传输频率；能量接收模块用于通过第三电极从生物组织接收与第一电信号对应的第二电信号，并将第二电信号转化为直流电压，输出至脑机接口设备。本发明实施例通过第一电极与第三电极之间的前向路径，以及第二电极与第四电极之间的反向路径，可以形成电路闭环，第一电信号沿着前向路径传输，能量接收模块从前向路径接收第二电信号，可以实现体积小型化、不受特定位置的限制和增加传输距离。
-
公开(公告)号：CN114841337A
公开(公告)日：2022-08-02
申请号：CN202210306874.4
申请日：2022-03-25
Applicant: 中国科学院自动化研究所
Abstract: 本发明提供一种神经网络模型的优化方法、装置、电子设备及存储介质，所述方法包括：获取第一神经网络模型；对所述第一神经网络模型中的两个或两个以上的线性计算节点进行融合，获取所述第一神经网络模型对应的第二神经网络模型，以使所述第二神经网络模型中的线性计算节点的数量少于所述第一神经网络模型中的线性计算节点的数量。本发明实施例通过对第一神经网络模型中的线性计算节点进行融合，可以使第二神经网络模型中的线性计算节点的数量少于第一神经网络模型中的线性计算节点的数量，在对硬件资源无限制的前提下，减少神经网络模型中计算节点的个数，可以提高神经网络模型的计算性能。
-
公开(公告)号：CN105094752B
公开(公告)日：2018-09-11
申请号：CN201510603387.4
申请日：2015-09-21
Applicant: 中国科学院自动化研究所
Abstract: 本发明提供了一种指令缓冲与对齐缓冲装置，包括：指令缓冲区IB，包括2n个指令行IB[0]～IB[2n‑1]，每行包括2m个单元；以及对齐缓冲区AB，包括2个指令行AB[0]和AB[1]，每行包括2m个单元，其中：其中n、m是正整数；每个单元的宽度为处理器支持的最小指令宽度；以及IB和AB连接为使得从指令存储器返回的指令包被优先写入AB中，在AB存满指令之后，写入IB中。本发明还提供了该指令缓冲与对齐缓冲装置的操作方法。
-
公开(公告)号：CN104598197B
公开(公告)日：2017-05-31
申请号：CN201510037527.6
申请日：2015-01-26
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种浮点倒数和/或平方根倒数运算方法及装置。所述方法包括：根据输入的浮点数获取查找地址；根据所述查找地址从浮点数的倒数或平方根倒数尾数查找表中进行查找，得到所述浮点数的倒数或平方根倒数的尾数；计算得到所述浮点数的倒数或平方根倒数的指数；计算得到所述浮点数的倒数或平方根倒数的符号位；根据所述浮点数的倒数或平方根倒数的指数、尾数和符号位得到所述浮点数的倒数或平方根倒数的运算结果。本发明通过硬件查表获得尾数计算结果，该硬件查找表可配置可复用，根据不同精度要求获得不同位宽输出结果，通过计算获得指数部分结果，最终得到一个硬件计算结果供软件迭代使用。
-
公开(公告)号：CN104598197A
公开(公告)日：2015-05-06
申请号：CN201510037527.6
申请日：2015-01-26
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种浮点倒数和/或平方根倒数运算方法及装置。所述方法包括：根据输入的浮点数获取查找地址；根据所述查找地址从浮点数的倒数或平方根倒数尾数查找表中进行查找，得到所述浮点数的倒数或平方根倒数的尾数；计算得到所述浮点数的倒数或平方根倒数的指数；计算得到所述浮点数的倒数或平方根倒数的符号位；根据所述浮点数的倒数或平方根倒数的指数、尾数和符号位得到所述浮点数的倒数或平方根倒数的运算结果。本发明通过硬件查表获得尾数计算结果，该硬件查找表可配置可复用，根据不同精度要求获得不同位宽输出结果，通过计算获得指数部分结果，最终得到一个硬件计算结果供软件迭代使用。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.042 seconds)
