-
公开(公告)号：CN103092560A
公开(公告)日：2013-05-08
申请号：CN201310027083.9
申请日：2013-01-18
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种低功耗高速乘法器装置，实现两个N位操作数相乘运算，主要采用基于门控行列Bypass技术的全加器和半加器，该乘法器包括Booth编码逻辑，Booth译码逻辑，基于Bypass的部分积压缩树和快速加法器等部件。Booth编码与译码逻辑，采用改进型Booth编码方式，对2个N位操作数进行处理，得到M个部分积。部分积压缩树对M个部分积进行处理，其压缩树的基本单元为基于行列Bypass的全加器和半加器，该Bypass技术使用门控单元来选择性关闭部分求和逻辑，减少晶体管的活动开关性，降低关键路径上的延时，从而做到高性能低功耗设计。
-
公开(公告)号：CN104598197B
公开(公告)日：2017-05-31
申请号：CN201510037527.6
申请日：2015-01-26
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种浮点倒数和/或平方根倒数运算方法及装置。所述方法包括：根据输入的浮点数获取查找地址；根据所述查找地址从浮点数的倒数或平方根倒数尾数查找表中进行查找，得到所述浮点数的倒数或平方根倒数的尾数；计算得到所述浮点数的倒数或平方根倒数的指数；计算得到所述浮点数的倒数或平方根倒数的符号位；根据所述浮点数的倒数或平方根倒数的指数、尾数和符号位得到所述浮点数的倒数或平方根倒数的运算结果。本发明通过硬件查表获得尾数计算结果，该硬件查找表可配置可复用，根据不同精度要求获得不同位宽输出结果，通过计算获得指数部分结果，最终得到一个硬件计算结果供软件迭代使用。
-
公开(公告)号：CN104598197A
公开(公告)日：2015-05-06
申请号：CN201510037527.6
申请日：2015-01-26
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种浮点倒数和/或平方根倒数运算方法及装置。所述方法包括：根据输入的浮点数获取查找地址；根据所述查找地址从浮点数的倒数或平方根倒数尾数查找表中进行查找，得到所述浮点数的倒数或平方根倒数的尾数；计算得到所述浮点数的倒数或平方根倒数的指数；计算得到所述浮点数的倒数或平方根倒数的符号位；根据所述浮点数的倒数或平方根倒数的指数、尾数和符号位得到所述浮点数的倒数或平方根倒数的运算结果。本发明通过硬件查表获得尾数计算结果，该硬件查找表可配置可复用，根据不同精度要求获得不同位宽输出结果，通过计算获得指数部分结果，最终得到一个硬件计算结果供软件迭代使用。
-
公开(公告)号：CN103399725B
公开(公告)日：2017-04-12
申请号：CN201310343999.5
申请日：2013-08-08
Applicant: 中国科学院自动化研究所
IPC: G06F7/535
Abstract: 本发明公开了一种不恢复余数的除法器，其包括：数据预处理模块，其用于对外部输入数据做预处理，并输出值数据运算模块；数据运算模块，其用于根据外部输入数据做不恢复余数除法中的加减迭代运算，得到部分余数结果和部分商结果，并在余数修正阶段与商修正阶段对所述部分余数结果和部分商结果进行修正，然后输出余数结果、修正后的余数结果、商结果和修整后的商结果；数据输出模块，其用于根据控制模块输出的控制信号选择余数结果与修正后的余数结果之一和商结果与修正后的商结果之一输出；控制模块，其用于输出控制信号，以控制其他模块进行相应的数据处理和数据输出。
-
公开(公告)号：CN104636114A
公开(公告)日：2015-05-20
申请号：CN201510075611.7
申请日：2015-02-12
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种浮点数乘法的舍入方法及装置，所述方法在进行部分积压缩时，引入预定数据作为部分积参与部分积压缩；所述预定数据根据浮点乘法结果的舍入方式不同而不同，具体如下取值：舍入是向零舍入时，特殊数为0；舍入是就近取偶舍入时，特殊数为2N-2；舍入是向正无穷舍入时，如果结果的符号位是正，取值为2N-1-1，否则是0；舍入是向负无穷舍入时，如果结果的符号位是负，取值为2N-1-1，否则是0；其中，N表示浮点数尾数的长度。本发明在部分积压缩阶段提前引入一个特殊数据，达到简化后续尾数舍入所需工作的效果，提高浮点乘法处理性能。
-
Patent Agency Ranking
公开(公告)号：CN103294446B
公开(公告)日：2017-02-15
申请号：CN201310176639.0
申请日：2013-05-14
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种定点乘累加装置，可以实现数字信号处理领域常用的多种运算，如乘法，累加，乘累加，支持资源复用，同一数据，假设位宽为4N，可将数据看成4个N位宽、2个2N位宽或1个4N位宽的数据，可以并行一次计算多个相同运算，如并行计算4个N位宽的乘法，运算的数据格式也可为实数、复数，整数、小数等多种形式。该定点乘累加装置十分灵活，对数字信号处理领域的算法有着较广的适用范围。
-
公开(公告)号：CN103092560B
公开(公告)日：2016-03-23
申请号：CN201310027083.9
申请日：2013-01-18
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种低功耗高速乘法器装置，实现两个N位操作数相乘运算，主要采用基于门控行列Bypass技术的全加器和半加器，该乘法器包括Booth编码逻辑，Booth译码逻辑，基于Bypass的部分积压缩树和快速加法器等部件。Booth编码与译码逻辑，采用改进型Booth编码方式，对2个N位操作数进行处理，得到M个部分积。部分积压缩树对M个部分积进行处理，其压缩树的基本单元为基于行列Bypass的全加器和半加器，该Bypass技术使用门控单元来选择性关闭部分求和逻辑，减少晶体管的活动开关性，降低关键路径上的延时，从而做到高性能低功耗设计。
-
公开(公告)号：CN103399725A
公开(公告)日：2013-11-20
申请号：CN201310343999.5
申请日：2013-08-08
Applicant: 中国科学院自动化研究所
IPC: G06F7/535
Abstract: 本发明公开了一种不恢复余数的除法器，其包括：数据预处理模块，其用于对外部输入数据做预处理，并输出值数据运算模块；数据运算模块，其用于根据外部输入数据做不恢复余数除法中的加减迭代运算，得到部分余数结果和部分商结果，并在余数修正阶段与商修正阶段对所述部分余数结果和部分商结果进行修正，然后输出余数结果、修正后的余数结果、商结果和修整后的商结果；数据输出模块，其用于根据控制模块输出的控制信号选择余数结果与修正后的余数结果之一和商结果与修正后的商结果之一输出；控制模块，其用于输出控制信号，以控制其他模块进行相应的数据处理和数据输出。
-
公开(公告)号：CN104615808A
公开(公告)日：2015-05-13
申请号：CN201510025518.5
申请日：2015-01-19
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种待测试硬件运算部件的测试方法及参考模型装置。所述参考模型装置包括：指令译码模块，其用于对输入指令进行译码；特殊数据处理模块，其根据译码结果对特殊数据运算进行处理；正常数据处理模块，其根据译码结果，通过调用计算模块对正常数据运算进行处理；计算模块，其通过调用硬件平台资源执行相应地运算，并将运算结果返回给正常数据处理模块；流水控制模块，其用于实现流水级控制；输出模块，用于输出特殊数据处理模块、正常数据处理模块获得的结果。本发明深入研究运算部件的特点，巧妙地将System Verilog和C语言相结合，充分利用这两种语言的优点，快速高效的建立所需的参考模型。
-
公开(公告)号：CN103294446A
公开(公告)日：2013-09-11
申请号：CN201310176639.0
申请日：2013-05-14
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种定点乘累加装置，可以实现数字信号处理领域常用的多种运算，如乘法，累加，乘累加，支持资源复用，同一数据，假设位宽为4N，可将数据看成4个N位宽、2个2N位宽或1个4N位宽的数据，可以并行一次计算多个相同运算，如并行计算4个N位宽的乘法，运算的数据格式也可为实数、复数，整数、小数等多种形式。该定点乘累加装置十分灵活，对数字信号处理领域的算法有着较广的适用范围。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.031 seconds)
