-
公开(公告)号：CN119026653A
公开(公告)日：2024-11-26
申请号：CN202411117434.X
申请日：2024-08-14
Applicant: 中国科学院自动化研究所
Abstract: 本发明涉及电路技术领域，公开了一种神经网络优化电路，本发明同时训练多条目标训练数据，并对多条目标训练数据同时进行误差优化，高度并行、计算速度快，具备片上学习能力，训练过程没有开关信号、时钟信号等非连续信号，在严格的数学理论保证下实现快速收敛，全部使用模拟电路，扩展成本低。并且，将第二微分器从扰动源处后置到加法器输出的位置，可以保持电路的原有收敛方向，减小对扰动功率的要求，提高网络的稳定性。
-
公开(公告)号：CN118282391A
公开(公告)日：2024-07-02
申请号：CN202410301330.8
申请日：2024-03-15
Applicant: 中国科学院自动化研究所
Abstract: 本申请提供了一种基于延时锁相环的脉冲控制电路和电流刺激设备，涉及医疗设备技术领域，其中包括：输入模块，用于接收原始时钟信号；延时模块，与所述输入模块连接，用于基于所述原始时钟信号生成延时时钟信号序列；所述延时时钟信号序列中相邻延时时钟信号之间的相位差相等；所述延时模块是基于延时锁相环构建的；输出模块，与所述延时模块连接，用于在所述延时时钟信号序列中选择多个延时时钟信号分别与所述原始时钟信号进行与运算，生成对应的脉冲控制信号。本申请提供的电路和设备，提高了脉冲控制电路的控制精度，降低了脉冲控制电路的功耗。
-
公开(公告)号：CN118177833A
公开(公告)日：2024-06-14
申请号：CN202410204275.0
申请日：2024-02-23
Applicant: 中国科学院自动化研究所
Abstract: 本发明提供一种脑电信号采集装置，涉及信号处理技术领域，包括：N个脑电信号电极、传感器子模块组、转接板模块和主控模块；所述传感器子模块组分别与所述N个脑电信号电极以及所述转接板模块连接，所述主控模块与所述转接板模块连接；其中，N为正整数；其中，所述脑电信号电极用于进行脑区信号的采集，并将采集到的脑区信号传输到所述传感器子模块组；其中，所述传感器子模块组中包括多个用于将所述脑区信号放大后，并将放大后的脑区信号传输到所述转接板模块的传感器；其中，所述转接板模块用于控制各个所述脑区信号传输到所述主控模块；其中，所述主控模块用于通过时序逻辑控制传感器的工作状态，并接收采集的脑区信号。
-
公开(公告)号：CN118177722A
公开(公告)日：2024-06-14
申请号：CN202410204124.5
申请日：2024-02-23
Applicant: 中国科学院自动化研究所
Abstract: 本发明提供一种脑区活动记录系统，包括：接口模块、传输模块、处理模块和指令配置模块；接口模块用于采集各个脑区的脑部神经信号，并将脑部神经信号传输至传输模块；传输模块用于将脑部神经信号进行信号放大处理，并将放大后的脑部神经信号传输给处理模块；指令配置模块用于获取针对于目标脑区的采集指令和刺激指令，并将采集指令和刺激指令通过处理模块传输到传输模块，以使得传输模块根据采集指令和刺激指令生成对目标脑区的采集信号和刺激信号；传输模块还用于将刺激信号传输给接口模块，以通过接口模块实现对于目标脑区的信号刺激；处理模块用于将放大后的脑部神经信号进行模数转换后，再进行信号处理，输出信号处理结果。
-
公开(公告)号：CN117971731A
公开(公告)日：2024-05-03
申请号：CN202311868919.8
申请日：2023-12-29
Applicant: 中国科学院自动化研究所
IPC: G06F12/123 , G06F12/0877
Abstract: 本发明提供一种LRU近似算法的硬件实现装置、LRU值的更新方法及装置。该硬件实现装置应用于N路组相连映射的Cache，所述Cache包括多个组，每组包括N个Cache块，该装置包括：最近最少使用LRU寄存器组、缓冲区配置单元和LRU更新单元；所述LRU寄存器组设于每个Cache块中的状态标记位，所述LRU寄存器组包括M×log2N个寄存器，M为所述Cache包括的Cache块的个数；所述LRU寄存器组用于存放所述每个Cache块的LRU值；所述LRU更新单元用于在所述Cache块命中或错失的情况下，更新所述Cache块的LRU值；所述缓冲区配置单元用于初始化所述每个Cache块的LRU值以及完成缓冲区的数值配置。本发明提供的LRU近似算法的硬件实现装置，可以大大提高Cache的运行效率。
-
Patent Agency Ranking
公开(公告)号：CN114759689A
公开(公告)日：2022-07-15
申请号：CN202210659722.2
申请日：2022-06-13
Applicant: 中国科学院自动化研究所
IPC: H02J50/12
Abstract: 本发明提供一种无线供电装置，属于电子技术领域，所述装置包括：能量发送模块和能量接收模块，能量发送模块包括第一电极和第二电极，能量接收模块包括第三电极和第四电极；能量发送模块用于通过第一电极向生物组织表面发送第一电信号，第一电信号的频率为目标传输频率；能量接收模块用于通过第三电极从生物组织接收与第一电信号对应的第二电信号，并将第二电信号转化为直流电压，输出至脑机接口设备。本发明实施例通过第一电极与第三电极之间的前向路径，以及第二电极与第四电极之间的反向路径，可以形成电路闭环，第一电信号沿着前向路径传输，能量接收模块从前向路径接收第二电信号，可以实现体积小型化、不受特定位置的限制和增加传输距离。
-
公开(公告)号：CN110850978A
公开(公告)日：2020-02-28
申请号：CN201911077486.8
申请日：2019-11-06
Applicant: 中国科学院自动化研究所
IPC: G06F3/01 , A61B5/0476
Abstract: 本发明属于植入式医疗设备领域，具体涉及了一种全植入式脑机接口系统，旨在解决的问题。本发明系统包括：全植入单元，包括电极、前端采集、微处理器、温度传感器、无线通信模块、无线供电模块、MICS无线通信天线、HF无线供电天线，用于采集被测对象脑电信号并发送至外置监测单元以及采集全植入单元工作温度并结合设定温度阈值调整系统工作模式、报警信息，发送系统工作模式、报警信息至外置监测单元；外置监测单元，包括微处理器、无线通信模块、能量辐射模块、电池、MICS无线通信天线、HF无线供电天线，用于接收全植入式单元传递的信息。本发明可检测高时空分辨率的脑电信号，具有尺寸小、负荷低、配置灵活、不易感染的优点。
-
公开(公告)号：CN102566967B
公开(公告)日：2015-08-19
申请号：CN201110418897.6
申请日：2011-12-15
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种高速浮点运算器，采用N级流水线结构，N为大于1的自然数，包括：输入DFF、操作数信息提取及标志位判断单元、N级浮点运算结构、N级DFF和数据选择单元。输入DFF通过操作数信息提取及标志位判断单元连接于N级浮点运算结构中的第一级浮点运算结构，该第一级浮点运算结构连接于N级DFF中的第一级DFF，该第一级DFF连接于N级浮点运算结构中的第二级浮点运算结构，该第二级浮点运算结构连接于N级DFF中的第二级DFF，该第二级DFF连接于N级浮点运算结构中的第三级浮点运算结构，……，依次类推，该第N-1级DFF连接于N级浮点运算结构中的第N级浮点运算结构，最后，该第N级浮点运算结构通过数据选择单元连接于N级DFF中的第N级DFF。
-
公开(公告)号：CN104615808A
公开(公告)日：2015-05-13
申请号：CN201510025518.5
申请日：2015-01-19
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种待测试硬件运算部件的测试方法及参考模型装置。所述参考模型装置包括：指令译码模块，其用于对输入指令进行译码；特殊数据处理模块，其根据译码结果对特殊数据运算进行处理；正常数据处理模块，其根据译码结果，通过调用计算模块对正常数据运算进行处理；计算模块，其通过调用硬件平台资源执行相应地运算，并将运算结果返回给正常数据处理模块；流水控制模块，其用于实现流水级控制；输出模块，用于输出特殊数据处理模块、正常数据处理模块获得的结果。本发明深入研究运算部件的特点，巧妙地将System Verilog和C语言相结合，充分利用这两种语言的优点，快速高效的建立所需的参考模型。
-
公开(公告)号：CN103294446A
公开(公告)日：2013-09-11
申请号：CN201310176639.0
申请日：2013-05-14
Applicant: 中国科学院自动化研究所
IPC: G06F7/57
Abstract: 本发明公开了一种定点乘累加装置，可以实现数字信号处理领域常用的多种运算，如乘法，累加，乘累加，支持资源复用，同一数据，假设位宽为4N，可将数据看成4个N位宽、2个2N位宽或1个4N位宽的数据，可以并行一次计算多个相同运算，如并行计算4个N位宽的乘法，运算的数据格式也可为实数、复数，整数、小数等多种形式。该定点乘累加装置十分灵活，对数字信号处理领域的算法有着较广的适用范围。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.043 seconds)
