公开(公告)号：CN118210258A

公开(公告)日：2024-06-18

申请号：CN202410204109.0

申请日：2024-02-23

Applicant: 中国科学院自动化研究所

Inventor： 李庆娅 ,  张志伟 ,  陶小妍

IPC: G05B19/042 ,  A61B5/319 ,  A61B5/369 ,  A61B5/31 ,  A61B5/308

Abstract: 本发明提供一种生理信号采集系统、采集方法及电子设备，涉及信号处理技术领域，包括：数字逻辑模块、模拟放大模块和主控制器模块，所述模拟放大模块分别与所述数字逻辑模块和所述主控制器模块连接；其中，所述数字逻辑模块用于控制生理信号采集的工作状态，通过配置不同的寄存器来控制放大器的工作方式；其中，所述模拟放大模块用于根据所述数字逻辑模块的设置来控制放大器通道的选择和信号的采集；其中，所述主控制器模块用于将所述模拟放大模块的输出信号转换为数字信号，并进行信号处理，得到输出信号。

公开(公告)号：CN119074014A

公开(公告)日：2024-12-06

申请号：CN202411318242.5

申请日：2024-09-20

Applicant: 中国科学院自动化研究所

Inventor： 李庆娅 ,  张志伟

IPC: A61B5/369 ,  A61B5/383 ,  A61B5/386 ,  A61B5/00

Abstract: 本申请提供了一种脑电信号采集系统、方法、设备及存储介质，其中，方法包括：处理模块，用于通过模拟单元采集原始脑电信号，并将原始脑电信号处理为模拟信号，通过数字单元控制处理模式的执行，其中，模拟单元和数字单元集成在第一芯片中；控制模块，用于通过模数转换单元接收模拟信号，并将模拟信号转化为输出信号，通过控制单元设置处理模块中的处理模式，其中，模数转换单元和控制单元集成在第二芯片中；传输模块，用于通过传输单元接收输出信号，通过显示单元将输出信号可视化在图形界面上。本申请将多个功能集成在单一芯片上，以简化系统设计，使采集信号更加便捷。

公开(公告)号：CN118177833A

公开(公告)日：2024-06-14

申请号：CN202410204275.0

申请日：2024-02-23

Applicant: 中国科学院自动化研究所

Inventor： 李庆娅 ,  张志伟

IPC: A61B5/369 ,  A61B5/293

Abstract: 本发明提供一种脑电信号采集装置，涉及信号处理技术领域，包括：N个脑电信号电极、传感器子模块组、转接板模块和主控模块；所述传感器子模块组分别与所述N个脑电信号电极以及所述转接板模块连接，所述主控模块与所述转接板模块连接；其中，N为正整数；其中，所述脑电信号电极用于进行脑区信号的采集，并将采集到的脑区信号传输到所述传感器子模块组；其中，所述传感器子模块组中包括多个用于将所述脑区信号放大后，并将放大后的脑区信号传输到所述转接板模块的传感器；其中，所述转接板模块用于控制各个所述脑区信号传输到所述主控模块；其中，所述主控模块用于通过时序逻辑控制传感器的工作状态，并接收采集的脑区信号。

公开(公告)号：CN118177722A

公开(公告)日：2024-06-14

申请号：CN202410204124.5

申请日：2024-02-23

Applicant: 中国科学院自动化研究所

Inventor： 李庆娅 ,  张志伟

IPC: A61B5/00 ,  A61B5/369 ,  A61B5/293 ,  A61B5/31

Abstract: 本发明提供一种脑区活动记录系统，包括：接口模块、传输模块、处理模块和指令配置模块；接口模块用于采集各个脑区的脑部神经信号，并将脑部神经信号传输至传输模块；传输模块用于将脑部神经信号进行信号放大处理，并将放大后的脑部神经信号传输给处理模块；指令配置模块用于获取针对于目标脑区的采集指令和刺激指令，并将采集指令和刺激指令通过处理模块传输到传输模块，以使得传输模块根据采集指令和刺激指令生成对目标脑区的采集信号和刺激信号；传输模块还用于将刺激信号传输给接口模块，以通过接口模块实现对于目标脑区的信号刺激；处理模块用于将放大后的脑部神经信号进行模数转换后，再进行信号处理，输出信号处理结果。

公开(公告)号：CN117971731A

公开(公告)日：2024-05-03

申请号：CN202311868919.8

申请日：2023-12-29

Applicant: 中国科学院自动化研究所

Inventor： 史明霞 ,  张志伟 ,  李庆娅 ,  王婷 ,  陶小妍

IPC: G06F12/123 ,  G06F12/0877

Abstract: 本发明提供一种LRU近似算法的硬件实现装置、LRU值的更新方法及装置。该硬件实现装置应用于N路组相连映射的Cache，所述Cache包括多个组，每组包括N个Cache块，该装置包括：最近最少使用LRU寄存器组、缓冲区配置单元和LRU更新单元；所述LRU寄存器组设于每个Cache块中的状态标记位，所述LRU寄存器组包括M×log2N个寄存器，M为所述Cache包括的Cache块的个数；所述LRU寄存器组用于存放所述每个Cache块的LRU值；所述LRU更新单元用于在所述Cache块命中或错失的情况下，更新所述Cache块的LRU值；所述缓冲区配置单元用于初始化所述每个Cache块的LRU值以及完成缓冲区的数值配置。本发明提供的LRU近似算法的硬件实现装置，可以大大提高Cache的运行效率。