-
公开(公告)号：CN114121108A
公开(公告)日：2022-03-01
申请号：CN202110783171.6
申请日：2021-07-12
Applicant: 三星电子株式会社
IPC: G11C16/30
Abstract: 一种存储器设备，包括：第一存储器区域，包括具有多个第一存储器单元的第一存储器单元阵列以及设置在第一存储器单元阵列下方的第一外围电路；第二存储器区域，包括具有多个第二存储器单元的第二存储器单元阵列以及设置在第二存储器单元阵列下方的第二外围电路；以及包括电力布线的焊盘区域。第一存储器区域和第二存储器区域分别地包括分离地确定是否锁定存储器区域中的每个的第一局部锁定电路和第二局部锁定电路。第一存储器区域和第二存储器区域被包括在单个半导体芯片中以共享焊盘区域，并且第一存储器区域和第二存储器区域单独地操作。因此，在存储器设备中，通过选择性地仅停止需要恢复的存储器区域的操作可以减少不必需要的数据丢失。
-
公开(公告)号：CN112447236A
公开(公告)日：2021-03-05
申请号：CN202010516752.9
申请日：2020-06-09
Applicant: 三星电子株式会社
Abstract: 一种存储设备、存储系统和/或操作该存储系统的方法，包括：使用处理电路测量在非易失性存储器(NVM)中包括的存储器组的擦除编程间隔(EPI)，所述EPI是从存储器组的擦除时间点到编程时间点的时间段；使用处理电路基于存储在存储器组的每个存储单元中的数据位数确定多个编程模式；使用处理电路基于测量的存储器组的EPI从多个编程模式中选择存储器组的编程模式；以及使用处理电路对应于选择的编程模式对存储器组执行编程操作。
-
公开(公告)号：CN107545912A
公开(公告)日：2018-01-05
申请号：CN201710500365.4
申请日：2017-06-27
Applicant: 三星电子株式会社
CPC classification number: H01L27/11573 , H01L23/5226 , H01L23/528 , H01L27/11565 , H01L27/11582
Abstract: 本发明公开了一种存储器件，该存储器件包括第一半导体层、在第一半导体层上的第二半导体层、以及上位线。第一半导体层包括在第一方向上延伸并在与第一方向垂直的第二方向上彼此平行的下位线、以及衬底。第二半导体层包括在垂直于第一方向和第二方向的第三方向上延伸的垂直柱。上位线连接到垂直柱并在第二半导体层上在第一方向上延伸。上位线布置为在第二方向上具有第一节距。下位线布置为在第二方向上具有第二节距。第一节距和第二节距具有不同的长度。
-
公开(公告)号：CN106981306A
公开(公告)日：2017-07-25
申请号：CN201710024781.1
申请日：2017-01-13
Applicant: 三星电子株式会社
CPC classification number: G06F11/076 , G06F11/0727 , G06F11/0787 , G06F11/1068 , G11C11/5628 , G11C11/5635 , G11C11/5642 , G11C16/3459 , G11C16/08 , G11C16/10
Abstract: 本发明提供了一种非易失性存储器，其包括其中页缓冲器按照矩阵形式排列的页缓冲器阵列。本发明还提供了一种操作非易失性存储器的方法，其包括：根据操作模式从页缓冲器阵列的多列中选择列；对存储在包含于选择的列中的页缓冲器中的失效比特计数；以及基于失效比特的计数值计算关于第n编程状态的失效比特值。
-
公开(公告)号：CN119012699A
公开(公告)日：2024-11-22
申请号：CN202410556637.2
申请日：2024-05-07
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置和一种数据存储系统。半导体装置包括：第一半导体结构，其包括衬底、衬底上的电路和电连接到电路的下互连结构；以及第二半导体结构，其包括：板层，其位于第一半导体结构上；在垂直于板层的上表面的第一方向上交替地堆叠在板层上的栅电极和层间绝缘层；沟道结构，其穿过栅电极并且在第一方向上延伸；以及上电容器结构，其包括层间绝缘层上的上栅电极和在第一方向上延伸穿过上栅电极的上接触结构。
-
Patent Agency Ranking
公开(公告)号：CN110491433B
公开(公告)日：2024-11-12
申请号：CN201910230420.1
申请日：2019-03-26
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器和操作非易失性存储器装置的方法。该非易失性存储器装置包括多个单元串，并且每个单元串包括多个多层单元。将选择的字线的电压电平按次序改变为按次序具有多个读电压，以确定所述多个多层单元的阈值电压状态。与选择的字线的电压改变时间点同步地按次序改变邻近于选择的字线的邻近字线的电压。通过使选择的字线的电压改变与邻近字线的电压改变这二者在同一方向上同步，选择的字线的负载减小，并且非易失性存储器装置的操作速度增加。
-
公开(公告)号：CN110556136B
公开(公告)日：2024-10-01
申请号：CN201910348734.1
申请日：2019-04-28
Applicant: 三星电子株式会社
Abstract: 本申请提供了擦除非易失性存储器装置中的数据的方法和执行该方法的非易失性存储器装置。在擦除包括存储器块的非易失性存储器装置中的数据的方法中，针对各个预定循环确定用于存储器块的数据擦除特性是否变差。存储器块中具有多个存储器单元，所述多个存储器单元相对于底部衬底在竖直方向上堆叠。当确定数据擦除特性变差时，通过改变施加至用于选择存储器块作为擦除目标块的选择晶体管的电压的电平来执行数据擦除操作。
-
公开(公告)号：CN109961820B
公开(公告)日：2024-09-17
申请号：CN201811556056.X
申请日：2018-12-19
Applicant: 三星电子株式会社
Abstract: 为了在非易失性存储器装置中编程，存储器块设有在竖直方向上布置的多个子块，其中存储器块包括多个单元串，每个单元串包括串联连接并且在竖直方向上布置的多个存储器单元。多个中间开关晶体管在竖直方向上布置在两个相邻子块之间的边界部分中。在编程操作期间基于编程地址选择性地激活所述多个中间开关晶体管中的每一个。选择性地激活所述多个中间开关晶体管中的每一个包括：基于编程地址选择性地导通选择的单元串中的一个或多个中间开关晶体管。
-
公开(公告)号：CN117915664A
公开(公告)日：2024-04-19
申请号：CN202311352898.4
申请日：2023-10-18
Applicant: 三星电子株式会社
Abstract: 一种存储器件可以包括堆叠在基板上并且在垂直方向上彼此间隔开的字线图案、在垂直方向上延伸的沟道结构、以及在垂直方向上延伸的第一接触插塞和第二接触插塞。基板可以包括单元区、单元布线区和通孔布线区。字线图案可以在单元区和单元布线区上，并且可以在平行于基板的上表面的方向上延伸到单元布线区。第一接触插塞可以在单元布线区上，并且每个第一接触插塞可以与字线图案中的对应一个电连接，并且与除了字线图案中的所述对应一个以外的其余字线图案绝缘。第二接触插塞可以在通孔布线区上。
-
公开(公告)号：CN110554836B
公开(公告)日：2024-03-22
申请号：CN201910047497.5
申请日：2019-01-18
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器件及其操作方法。该非易失性存储器件包括：由第一串选择线和第一字线限定的第一子块；由不同于第一串选择线的第二串选择线和不同于第一字线的第二字线限定的第二子块；由第一串选择线和第二字线限定的第一空块；由第二串选择线和第一字线限定的第二空块。在第一子块中编程第一数据，在第二子块中编程第二数据，并且不在第一空块和第二空块中编程数据。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.05 seconds)
