公开(公告)号：CN109188858B

公开(公告)日：2020-05-26

申请号：CN201811047914.8

申请日：2018-09-10

Applicant: 复旦大学

Inventor： 包文中 ,  郭晓娇 ,  周鹏 ,  张卫

IPC: G03F1/80 ,  G03F1/76 ,  C23C14/24 ,  C23C14/04

Abstract: 本发明属于半导体制造技术领域，具体为一种高精密硅基通孔掩膜版分体图形结构。本发明的通孔掩膜版分体图形结构，以双面抛光的硅片为基底，包括正面图形和反面图形；正面图形包括从整体图形中分离的带有对准标记的高精度图形和带有对准标记的低精度图形，或者为分别带有对准标记多组不同精度的图形；反面图形，为涵括正面所有图形的方形，用于整体厚度减薄；通孔掩膜板在加工过程中，高精度图形和低精度图形先后使用，通过两者相同的对准标记进行位置对准，来完成整体图形的加工。本发明设计的高精度硅基掩膜版设计图形结构，具有机械强度高、重复使用性高、成本低、图形设计自由灵活等优势，能满足各领域对高精度通孔掩膜版的需求。

公开(公告)号：CN110993562A

公开(公告)日：2020-04-10

申请号：CN201911084206.6

申请日：2019-11-07

Applicant: 复旦大学

Inventor： 包文中 ,  郭晓娇 ,  张海马 ,  周鹏 ,  张卫

IPC: H01L21/77 ,  H01L27/12

Abstract: 本发明属于半导体工艺技术领域，具体为一种基于全硅基掩膜版的薄膜器件的制备方法。本发明方法包括：设计及制备硅基掩膜版，硅基掩膜版包括镀膜掩膜版、刻蚀掩膜版，掩膜版上设计有对准标记；准备器件基底，包括基底的选材、清洗、预处理；在器件基底上制备半导体薄膜；用高精度对准平台装置将半导体薄膜材料与相应掩膜版对准，在半导体薄膜上制备器件。本发明通过全程硅基掩膜版制备薄膜器件，不仅器件刻蚀无污染、成本和工艺简单，而且硅基掩模版具有较高重复使用性、高精度、设计自由灵活度高等优势，可实现薄膜器件的集成。

公开(公告)号：CN110416085A

公开(公告)日：2019-11-05

申请号：CN201910618159.2

申请日：2019-07-10

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  王晨 ,  田梓良 ,  何振宇 ,  顾正豪 ,  李涵 ,  甘露荣 ,  陈琳 ,  孙清清

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/161 ,  H01L29/788

Abstract: 本发明属于半导体技术领域，具体为一种SiGe沟道结构的半浮栅晶体管及其制作方法。本发明的半浮栅晶体管包括：衬底；SiGe层，衬底上的SiGe层；衬底中的U型槽；第一栅极叠层，包括第一栅氧化层和第一多晶硅层，第一栅氧化层覆盖U型槽的表面并部分覆盖SiGe层，在SiGe层形成开口，第一多晶硅层覆盖第一栅介质层，在开口处与SiGe层相接触；第二栅极叠层，包括第二栅氧化层和第二多晶硅层，第二栅氧化层覆盖第一多晶硅层和部分SiGe层，第二多晶硅层覆盖第二栅氧化层；栅极侧墙，以及源区和漏区。本发明通过改变沟道材料为SiGe，提高了电子和空穴的迁移率，提高了半导体存储器的速度，并克服了器件微缩带来的短沟道效应。

公开(公告)号：CN110391259A

公开(公告)日：2019-10-29

申请号：CN201910651807.4

申请日：2019-07-18

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  田梓良 ,  陈琳 ,  孙清清

IPC: H01L27/146

Abstract: 本发明属于半导体技术领域，具体为一种背照式半浮栅图像传感器及其制备方法。本发明背照式半浮栅图像传感器，包括：背面减薄的P型硅衬底，在所述硅衬底中形成有N型阱区；第一栅氧化层，形成在所述硅衬底上，在所述N型阱区上方形成有窗口区；第一栅极多晶硅层，形成在所述第一栅氧化层上，在所述窗口区与所述N型阱区相接触；第二栅氧化层，形成在所述第一栅极多晶硅层上；第二栅极多晶硅层，形成在所述第二栅氧化层上；栅极侧墙，位于栅极叠层两侧；以及源区和漏区，形成在所述硅衬底中，位于所述栅极侧墙两侧，其中所述漏区形成在所述N型阱区中。本发明器件可有效提升量子效率，提高图像传输灵敏度。

公开(公告)号：CN110265547A

公开(公告)日：2019-09-20

申请号：CN201910512415.X

申请日：2019-06-13

Applicant: 复旦大学

Inventor： 陈琳 ,  王天宇 ,  何振宇 ,  孙清清 ,  张卫

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明属于半导体技术领域，具体为一种基于COMS后端工艺的柔性3D存储器的制备方法。本发明包括以下步骤：提供柔性衬底；利用硬掩膜，采用低温溅射方法生长第一电极；在第一电极上形成阻变功能层；利用硬掩膜，采用低温溅射方法生长第二电极；在第二电极上形成阻变功能层；交替重复上述两步骤，形成具有多层阻变功能层的柔性3D存储器，其中，位于各层的第一电极的位置不相重叠，位于各层的第二电极的位置不相重叠，并且位于顶层的第二电极形成后，不再形成阻变功能层。本发明简化了工艺过程，降低了成本；制备过程全采用CMOS后端生产工艺，为柔性3D存储器的进一步发展应用提供基础。

公开(公告)号：CN110098065A

公开(公告)日：2019-08-06

申请号：CN201910350124.5

申请日：2019-04-28

Applicant: 复旦大学

Inventor： 丁士进 ,  朱宝 ,  张卫

IPC: H01G11/26 ,  H01G11/30 ,  H01G11/46 ,  H01G11/68 ,  H01G11/84 ,  H01G11/86

Abstract: 本发明涉及一种双硅片基固态超级电容及其制备方法，该超级电容由两个相对设置的电极结构粘合构成，电极结构包含衬底、设置在衬底背面上的硅纳米阵列结构、过渡金属掺杂的氧化铟薄膜层及固态电解质层，上述过渡金属包括镍、钴或者锰。本发明提供的硅基超级电容制备在低阻单晶硅的背面，可以充分利用硅材料，节约成本；与传统的硅基集成电路工艺兼容，制备工艺简单，成本低廉；过渡金属掺杂的氧化铟薄膜兼具氧化铟高电导率和过渡金属氧化物理论高比电容值的优势，从而保证所制备的超级电容可以同时拥有较高的功率和能量密度。

公开(公告)号：CN109817756A

公开(公告)日：2019-05-28

申请号：CN201910041813.8

申请日：2019-01-16

Applicant: 复旦大学

Inventor： 张卫 ,  李家意 ,  王水源 ,  周鹏

IPC: H01L31/109 ,  H01L31/18

Abstract: 本发明属于光电存储器技术领域，具体为一种基于二维异质结光波长诱导的非易失光电存储器及其制备方法。本发明利用二维材料中的缺陷能级对不同波长的光产生不同的光学响应，在电场的驱动下实现不同的电荷存储状态，通过沟道二维材料双极性的变化以及光吸收层中电荷数目的阶梯性改变，实现器件的非易失性多值存储。本发明制备方法包括，在衬底上利用机械剥离或者化学气相沉积获得作为光吸收层的二维材料，然后利用干法转移技术将具有双极性的二维材料堆叠至光吸收层之上，作为器件的沟道。本发明制备的具有多值存储能力的新型非易失光电存储器，在未来的数据光电存储领域具有广阔的应用前景。

公开(公告)号：CN109801921A

公开(公告)日：2019-05-24

申请号：CN201910041497.4

申请日：2019-01-16

Applicant: 复旦大学

Inventor： 张卫 ,  熊妍 ,  王水源 ,  周鹏

IPC: H01L27/11568 ,  H01L29/78

Abstract: 本发明属于存储器技术领域，具体为基于双极性二维材料来构筑双栅结构非易失性电荷陷阱存储器。本发明利用双极性二维材料作为沟道材料，应用双栅结构调控沟道载流子的极性，来实现动态可配置的多级单元存储器。本发明制备过程，包括先在衬底上利用物理机械剥离或者化学气相沉积获得作为沟道的双极性二维材料，然后利用原子层沉积生长顶栅介电层作为电荷捕获层和电荷阻挡层，以及采用光刻工艺形成特定的金属电极。本发明通过双栅电压调控实现了动态可配置的多级单元存储，不再受限于传统电荷陷阱存储器固定的器件特性工作模式，在未来的数据存储和神经形态计算的新型领域具有广阔的应用前景。

公开(公告)号：CN109698242A

公开(公告)日：2019-04-30

申请号：CN201811539596.7

申请日：2018-12-17

Applicant: 复旦大学

Inventor： 张卫 ,  陈琳 ,  孙清清

IPC: H01L29/788 ,  H01L29/08 ,  H01L29/165 ,  H01L21/336

CPC classification number: H01L29/7883 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66825

Abstract: 本发明属于集成电路器件制造技术领域，具体为一种具有高隧穿效率的半浮栅晶体管及其制备方法。本发明半浮栅晶体管包括：Si衬底；形成于Si衬底中的U型槽；位于Si衬底中的嵌入式隧穿晶体管的源极；与所述嵌入式隧穿晶体管的源极相接触的第一栅极叠层；第二栅极叠层；位于第一栅极叠层和第二栅极叠层两侧的栅极侧墙；以及位于所述栅极侧墙两侧的源区和漏区。本发明采用SiGe作为嵌入式晶体管的源极，以改变嵌入式晶体管的能带结构，降低源极的导带底并提高源极的价带顶；提高源极的价带顶可以使得隧穿晶体管能在更小的漏极电压的条件下实现电子从源极价带向漏极导带的隧穿，从而降低功耗。

公开(公告)号：CN109609927A

公开(公告)日：2019-04-12

申请号：CN201910068247.X

申请日：2019-01-24

Applicant: 复旦大学

Inventor： 丁士进 ,  朱宝 ,  丁子君 ,  刘文军 ,  张卫

IPC: C23C16/18 ,  C23C16/44 ,  H01L21/02

Abstract: 本发明公开了一种碳氮掺杂的金属钴薄膜、其制备方法及用途，该方法包含至少一个反应循环，每个反应循环包含以下步骤：S1，向反应腔中通入Co(EtCp)2蒸汽，使其与反应腔中的衬底表面充分反应；S2，向反应腔中通入无氧保护气氛吹洗；S3，向反应腔中通入NH3等离子体，使其与含有Co(EtCp)2的衬底表面充分发生化学反应；S4，向反应腔中通入无氧保护气氛以将未反应NH3等离子体及反应副产物吹洗干净，获得碳氮掺杂的金属钴薄膜；其中，碳氮掺杂的金属钴薄膜厚度依循环数而定。本发明提供的方法工艺流程简单易控，与集成电路制造工艺兼容性好，生长温度低，生长温度区间大，电阻率低，表面均匀平整。