公开(公告)号：CN104425037A

公开(公告)日：2015-03-18

申请号：CN201310564207.7

申请日：2013-08-19

Applicant: 飞思卡尔半导体公司

Inventor： 王岭 ,  丁黄胜 ,  章沙雁 ,  张旺根

IPC: G11C29/12

CPC classification number: G01R31/31701 ,  G01R31/3177 ,  H04L25/4902

Abstract: 一种用于可重配置电路中用来解码数字脉冲的数字解码器，包括相位指示器模块，其具有耦接至参考脉冲输入和数据脉冲输入的输入。所述相位指示器模块具有定时信息输出，其提供指示在所述参考脉冲输入和所述数据脉冲输入上出现的脉冲的上升及下降沿的逻辑值。相位解码器模块具有耦接至所述定时信息输出的输入，并输出已解码的二进制数据值。在操作中，所述相位解码器模块将在所述定时信息输出处的所述逻辑值中的至少两个与表示施加至所述相位输入其中之一的脉冲的前沿及后沿的信号进行比较，从而确定在所述相位输入上的脉冲到达顺序序列，并从而提供所述已解码的二进制数据值。

公开(公告)号：CN103391093A

公开(公告)日：2013-11-13

申请号：CN201210141356.8

申请日：2012-05-09

Applicant: 飞思卡尔半导体公司

Inventor： 张旭 ,  C·J·莱玛 ,  刘凯 ,  陆思安 ,  王浩 ,  章沙雁 ,  张旺根

IPC: H03K19/177

CPC classification number: H03K19/177 ,  H01L2224/48137 ,  H01L2224/49171 ,  H03K19/17744

Abstract: 一种可重构集成电路（IC），具有包括电路输入端子和电路输出端子的IC接口端子。旁通控制器和旁通电路相互耦接，并且，旁通控制器和旁通电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。处理电路具有与旁通电路耦接的多个电路模块。处理电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。在操作中，旁通控制器控制旁通电路将IC接口端子中的至少一对IC接口端子选择性地耦接在一起，所述IC接口端子对包括电路输入端子中的一个和电路输出端子中的一个。当所述对的IC接口端子耦接在一起时，电路模块中的至少一个被与所述对的IC接口端子选择性地去耦接。

公开(公告)号：CN103383543B

公开(公告)日：2017-08-15

申请号：CN201210195682.7

申请日：2012-05-02

Applicant: 飞思卡尔半导体公司

Inventor： 谢明钦 ,  章沙雁

IPC: G05B19/04

CPC classification number: H04L49/109

Abstract: 本发明涉及片上系统及其控制模块。一种片上系(SoC)，其具有第一组开关和第二组开关，第一组开关中的每个开关具有用于路由SoC信号的第一端子，以及第二端子。第二组开关中的每个开关具有用于与第一组开关路由信号的第三端子，以及第四端子。一种SoC控制模块定义开关配置，并且包括第一存储器部分，其存储用于第一组开关的第一开关协议。对于第一组开关中的开关，这定义了第一端子中的一个与第二端子之间的电路径。第二存储器部分存储用于第二组开关的第二开关协议，并且对于第二组开关中的开关，定义第三端子中的一个与第四端子之间的电路径。

公开(公告)号：CN105092930A

公开(公告)日：2015-11-25

申请号：CN201410187126.4

申请日：2014-05-06

Applicant: 飞思卡尔半导体公司

Inventor： 徐秀强 ,  郭胤 ,  章沙雁 ,  张旺根 ,  张旭 ,  张义忠

IPC: G01R19/00

CPC classification number: G01R31/3187 ,  G01R31/2886

Abstract: 本发明涉及片上电流测试电路。公开了一种包括处理器的集成电路，该集成电路还具有用于间接地测量处理器中的静态电流的片上电流测试电路。集成电路的供电电压引脚接收来自外部测试单元的供电电压以给处理器提供电力。当处理器与供电电压隔离并且时钟信号停止时，片上测试电路在预定的测试期T内测量处理器两端的电压变化。电压变化提供对与处理器对应的静态电流的指示。

公开(公告)号：CN104467764A

公开(公告)日：2015-03-25

申请号：CN201310680309.5

申请日：2013-09-25

Applicant: 飞思卡尔半导体公司

Inventor： 程志宏 ,  陈志军 ,  杜华斌 ,  王沛东 ,  章沙雁

IPC: H03K17/16 ,  H03K17/687

CPC classification number: G11C5/14

Abstract: 本公开涉及用于集成电路的状态保持电源门控单元。一种状态记忆门控电源(SRPG)单元，包括耦接至电源门控电路的保持电路。所述保持电路存储低功率时段开始之前的所述电源门控电路的状态信息。耦接至所述电源门控电路以及电源开关的第一端的门控电源在非低功率时段提供门控电源电压至所述电源门控电路。耦接至所述保持电路以及所述电源开关的第二端的局部电源在所述非低功率时段期间耦接至所述门控电源，并且非门控电源在所述非低功率时段期间通过隔离元件耦接至所述局部电源以隔离所述非门控电源和所述局部电源，并且在所述低功率时段期间耦接所述非门控电源至所述局部电源。

公开(公告)号：CN103795393A

公开(公告)日：2014-05-14

申请号：CN201210551411.0

申请日：2012-10-26

Applicant: 飞思卡尔半导体公司

Inventor： 刘毅峰 ,  陈哲 ,  章沙雁 ,  周建

IPC: H03K19/00

CPC classification number: H03K3/012 ,  H03K3/0375

Abstract: 一种状态保持电源门控SRPG单元包括具有输入和输出的输入控制电路，该输入控制电路的输入耦接至输入信号。该输入控制电路包括被配置为第一反相器传输门的多个晶体管。该多个晶体管还串联连接由电源门控信号控制的至少一个晶体管。第一锁存器具有输入和输出，该第一锁存器的输入耦接至该输入控制电路的输出。传输门具有耦接至该第一锁存器的输出的输入和作为SRPG单元的输出的输出。第二锁存器具有耦接至该传输门的输出的输入和也作为SRPG单元的输出的输出。第二反相器传输门具有耦接至该第二锁存器的输出的输入。

公开(公告)号：CN103729490A

公开(公告)日：2014-04-16

申请号：CN201210597853.9

申请日：2012-10-15

Applicant: 飞思卡尔半导体公司

Inventor： 白海峰 ,  郭胤 ,  何学文 ,  吴崑 ,  张磊 ,  章沙雁

IPC: G06F17/50

CPC classification number: G06F17/5054 ,  G06F2217/66

Abstract: 一种混合信号IP核原型设计系统，涉及用于原型设计具有混合信号知识产权(IP)核的集成电路(C)的系统，包括通过将该IP核划分成数字IP部分和模拟IP部分，使用分立可编程数字ICs和分立模拟ICs实现该IP核。

公开(公告)号：CN103383543A

公开(公告)日：2013-11-06

申请号：CN201210195682.7

申请日：2012-05-02

Applicant: 飞思卡尔半导体公司

Inventor： 谢明钦 ,  章沙雁

IPC: G05B19/04

CPC classification number: H04L49/109

Abstract: 本发明涉及片上系统及其控制模块。一种片上系(SoC)，其具有第一组开关和第二组开关，第一组开关中的每个开关具有用于路由SoC信号的第一端子，以及第二端子。第二组开关中的每个开关具有用于与第一组开关路由信号的第三端子，以及第四端子。一种SoC控制模块定义开关配置，并且包括第一存储器部分，其存储用于第一组开关的第一开关协议。对于第一组开关中的开关，这定义了第一端子中的一个与第二端子之间的电路径。第二存储器部分存储用于第二组开关的第二开关协议，并且对于第二组开关中的开关，定义第三端子中的一个与第四端子之间的电路径。