-
公开(公告)号：CN104636509A
公开(公告)日：2015-05-20
申请号：CN201310549963.2
申请日：2013-11-08
Applicant: 飞思卡尔半导体公司
IPC: G06F17/50
CPC classification number: G06F17/5068 , G06F17/5031 , G06F2217/84
Abstract: 一种在集成电路设计的门级仿真（GLS）中验证时序问题的方法，所述集成电路设计包括多个单元，所述方法包括运行所述设计的行为模型的仿真例程，以及获取第一仿真结果。如果在单元处存在可能的时序冲突，与强制不确定值对应，则将单元的仿真输出强制为第一值，并获取第二仿真结果。如果该结果为负性的，则产生该单元处的明显的时序冲突的报告。如果该第二仿真结果为正性的，则将单元的输出强制为第二值，并获取第三仿真结果。如果该结果为负性的，则产生在该单元处明显的时序冲突的报告，但是，如果其为正性的，则产生没有明显的时序冲突的报告。
-
公开(公告)号：CN107301015A
公开(公告)日：2017-10-27
申请号：CN201610232779.9
申请日：2016-04-15
Applicant: 飞思卡尔半导体公司
IPC: G06F3/06
CPC classification number: G06F12/0246 , G06F3/0616 , G06F3/0619 , G06F3/064 , G06F3/0679 , G06F3/0688 , G06F13/1678 , G06F13/1694 , G06F2212/1036 , G06F2212/7211 , G11C16/10 , G11C16/16 , G11C16/26 , G11C16/28 , G11C16/3495 , G06F3/0652
Abstract: 本公开涉及一种用于减少具有多个存储器块的存储器设备上的压力的系统和方法。系统包括计数单元，用于递增与存储器块分别相关联的计数值。计数值中的每一个指示已经擦除关联存储器块的次数。控制器监控计数值。当检测与第一存储器块相关联的计数值达到预定义阈值时，控制器基于与第二存储器块相关联的计数值从存储器块选择要与第一存储器块交换的第二存储器块。
-
公开(公告)号：CN106357236A
公开(公告)日：2017-01-25
申请号：CN201510506957.8
申请日：2015-07-14
Applicant: 飞思卡尔半导体公司
IPC: H03K3/012
CPC classification number: H03K7/06 , H03K3/0231 , H03K3/08 , H03K4/502 , H03K5/24 , H03K19/21 , H03L7/087 , H03L7/18
Abstract: 本公开涉及变频张弛振荡器。公开了一种张弛振荡器系统，具有张弛振荡器和频率控制(FC)单元。振荡器包括第一和第二振荡器子电路及锁存器。第一和第二振荡器子电路从FC单元分别接收第一和第二控制信号，用于控制由第一和第二振荡器子电路提供给锁存器的相应输出。锁存器输出提供给FC单元的变频反馈信号。FC单元接收频率控制信号，用于控制振荡器输出信号的频率，并基于频率控制信号和反馈信号产生第一和第二控制输入，以便在每一个振荡器子电路处于空闲状态时由该振荡器子电路实现对振荡器频率的改变，以避免振荡器输出信号中的毛刺。
-
公开(公告)号：CN103795393A
公开(公告)日：2014-05-14
申请号：CN201210551411.0
申请日：2012-10-26
Applicant: 飞思卡尔半导体公司
IPC: H03K19/00
CPC classification number: H03K3/012 , H03K3/0375
Abstract: 一种状态保持电源门控SRPG单元包括具有输入和输出的输入控制电路，该输入控制电路的输入耦接至输入信号。该输入控制电路包括被配置为第一反相器传输门的多个晶体管。该多个晶体管还串联连接由电源门控信号控制的至少一个晶体管。第一锁存器具有输入和输出，该第一锁存器的输入耦接至该输入控制电路的输出。传输门具有耦接至该第一锁存器的输出的输入和作为SRPG单元的输出的输出。第二锁存器具有耦接至该传输门的输出的输入和也作为SRPG单元的输出的输出。第二反相器传输门具有耦接至该第二锁存器的输出的输入。
-
-
-
Search Results
4
records
(took 0.025 seconds)
