-
公开(公告)号：CN105092930A
公开(公告)日：2015-11-25
申请号：CN201410187126.4
申请日：2014-05-06
Applicant: 飞思卡尔半导体公司
IPC: G01R19/00
CPC classification number: G01R31/3187 , G01R31/2886
Abstract: 本发明涉及片上电流测试电路。公开了一种包括处理器的集成电路，该集成电路还具有用于间接地测量处理器中的静态电流的片上电流测试电路。集成电路的供电电压引脚接收来自外部测试单元的供电电压以给处理器提供电力。当处理器与供电电压隔离并且时钟信号停止时，片上测试电路在预定的测试期T内测量处理器两端的电压变化。电压变化提供对与处理器对应的静态电流的指示。
-
公开(公告)号：CN106771958A
公开(公告)日：2017-05-31
申请号：CN201511035883.0
申请日：2015-11-19
Applicant: 飞思卡尔半导体公司
IPC: G01R31/28
Abstract: 本发明涉及具有低功率扫描系统的集成电路，可在扫描模式中操作的集成电路包括由级联触发器单元形成的扫描链。每个触发器单元都包括接收第一数据信号并产生第一锁存信号的主锁存器，接收第一锁存信号并产生第二锁存信号的从锁存器和具有分别连接至主和从锁存器用于接收第一输入信号第二锁存信号的第一和第二输入的多路复用器，并且其取决于触发信号产生扫描数据输出信号。第一输入信号是第一数据信号和第一锁存信号中的一种。由触发信号对提供至从锁存器的时钟信号进行门控。
-
公开(公告)号：CN106556792A
公开(公告)日：2017-04-05
申请号：CN201511010626.1
申请日：2015-09-28
Applicant: 飞思卡尔半导体公司
IPC: G01R31/28
CPC classification number: G01R31/3177 , G01R31/318536 , G01R31/318588
Abstract: 本公开涉及能够进行安全扫描的集成电路。在集成电路处于安全功能模式中时并且当访问存储在可连接到扫描链中的寄存器中与安全相关的数据的企图包括局部且选择性地在扫描使能树的相应分支处将扫描使能信号设为有效时，集成电路感测该企图。当检测到这个企图时，集成电路(i)产生导致与安全相关的数据的复位的安全警告，和/或(ii)接合旁路开关以将扫描链与相应的输出端子断开，从而阻止将与安全相关的数据经由扫描链移出IC。
-
公开(公告)号：CN105891703A
公开(公告)日：2016-08-24
申请号：CN201410858263.6
申请日：2014-12-22
Applicant: 飞思卡尔半导体公司
IPC: G01R31/3181
CPC classification number: G01R31/318594 , G01R31/3004 , G01R31/318555
Abstract: 本发明涉及用于集成电路的非常低电压和偏置的扫描测试的测试电路。用于具有扫描链的集成电路(IC)的测试电路包括：控制电路，用于将测试模板和时钟信号施加到扫描链，并且用于在扫描测试过程期间变化供给电压的电平。在第一测试阶段，将供给电压设置到IC的额定电压电平，同时以快的速率将测试模板移入扫描链中。以较低速率运行第二捕获阶段，并且将供给电压降低到较低的电平，使得能够观察在以额定电压运行捕获阶段时不能检测的缺陷，但是IC中的切换元件仍然正确地工作。与已知非常低的电压(VLV)扫描测试过程相比，以较高速度运行移位阶段降低总测试时间。
-
Patent Agency Ranking
公开(公告)号：CN103576082A
公开(公告)日：2014-02-12
申请号：CN201210401167.X
申请日：2012-08-06
Applicant: 飞思卡尔半导体公司
IPC: G01R31/3185
CPC classification number: G01R31/318541
Abstract: 一种低功率扫描触发器单元，包括多路复用器，主锁存器，扫描从锁存器，和数据从锁存器。所述主锁存器连接到多路复用器，并用于产生第一锁存信号。所述扫描从锁存器连接到主锁存器，并产生扫描输出(SO)信号。所述数据从锁存器连接到所述主锁存器，并基于扫描使能(SE)输入信号和所述第一锁存信号产生Q输出。所述Q输出在扫描模式期间保持预定电平，其减少了连接到所述扫描触发器单元的细合逻辑的不必要切换并且因此减少了功率损耗。
-
公开(公告)号：CN103576076A
公开(公告)日：2014-02-12
申请号：CN201210352772.2
申请日：2012-07-27
Applicant: 飞思卡尔半导体公司
CPC classification number: G01R31/318536 , G01R31/318558 , G01R31/3187 , G11C29/32 , G11C29/40
Abstract: 本发明公开涉及用于执行扫描测试的系统和方法。更具体而言，一种用于对集成电路执行扫描测试的系统包括旁路信号发生器和第一扫描旁路电路，所述集成电路诸如可被封装为不同封装类型并且具有被使能的不同特征的片上系统(SoC)。旁路信号发生器基于芯片封装信息生成第一旁路信号。第一旁路信号指示与所述SoC的第一非通用电路块关联的第一扫描链是否要被旁路。第一扫描链响应于第一旁路信号而被旁路。通过基于封装信息使能部分扫描测试，可以避免由确定SoC存在故障的全扫描测试导致的无意的产率损失。
-
公开(公告)号：CN106291313A
公开(公告)日：2017-01-04
申请号：CN201510445432.8
申请日：2015-06-10
Applicant: 飞思卡尔半导体公司
IPC: G01R31/28
CPC classification number: G11C29/40 , G01R31/318597 , G11C29/32 , G11C29/44
Abstract: 本发明涉及用于测试集成电路的方法和设备。一种集成电路(IC)，具有用于存储数据的存储器，并且还具有连接到存储器用来测试存储器的操作的存储器内置自测试(MBIST)单元。测试接口提供测试数据。IC的触发器连接在一起成为至少一个串行扫描链。测试接口单元接收包括MBIST配置数据的测试数据。MBIST单元，在第一测试模式中，基于MBIST配置数据与采用扫描链的扫描测试至少部分并行地测试存储器。因此，存储器和逻辑电路能并行地被测试。
-
公开(公告)号：CN104425037A
公开(公告)日：2015-03-18
申请号：CN201310564207.7
申请日：2013-08-19
Applicant: 飞思卡尔半导体公司
IPC: G11C29/12
CPC classification number: G01R31/31701 , G01R31/3177 , H04L25/4902
Abstract: 一种用于可重配置电路中用来解码数字脉冲的数字解码器，包括相位指示器模块，其具有耦接至参考脉冲输入和数据脉冲输入的输入。所述相位指示器模块具有定时信息输出，其提供指示在所述参考脉冲输入和所述数据脉冲输入上出现的脉冲的上升及下降沿的逻辑值。相位解码器模块具有耦接至所述定时信息输出的输入，并输出已解码的二进制数据值。在操作中，所述相位解码器模块将在所述定时信息输出处的所述逻辑值中的至少两个与表示施加至所述相位输入其中之一的脉冲的前沿及后沿的信号进行比较，从而确定在所述相位输入上的脉冲到达顺序序列，并从而提供所述已解码的二进制数据值。
-
公开(公告)号：CN103391093A
公开(公告)日：2013-11-13
申请号：CN201210141356.8
申请日：2012-05-09
Applicant: 飞思卡尔半导体公司
IPC: H03K19/177
CPC classification number: H03K19/177 , H01L2224/48137 , H01L2224/49171 , H03K19/17744
Abstract: 一种可重构集成电路（IC），具有包括电路输入端子和电路输出端子的IC接口端子。旁通控制器和旁通电路相互耦接，并且，旁通控制器和旁通电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。处理电路具有与旁通电路耦接的多个电路模块。处理电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。在操作中，旁通控制器控制旁通电路将IC接口端子中的至少一对IC接口端子选择性地耦接在一起，所述IC接口端子对包括电路输入端子中的一个和电路输出端子中的一个。当所述对的IC接口端子耦接在一起时，电路模块中的至少一个被与所述对的IC接口端子选择性地去耦接。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
