公开(公告)号：CN103714188A

公开(公告)日：2014-04-09

申请号：CN201210545271.6

申请日：2012-09-28

Applicant: 飞思卡尔半导体公司

Inventor： 王沛东 ,  陈志军 ,  程志宏 ,  应黎

IPC: G06F17/50

CPC classification number: G06F17/5045 ,  G03F7/70433 ,  G06F2217/12 ,  Y02P90/265

Abstract: 一种系统，其用于使用管芯数目优化(DNO)例程来优化能够制造在晶片上的管芯的数目以确定针对目标管芯面积(TDA)的管芯的最大数目，并且产生具有针对TDA的管芯的最大数目的管芯形状的初始结果列表。可选的，能够执行DSO例程以确定具有与管芯的最大数目相对应的最大管芯面积的管芯形状的列表、具有针对减小的TDA的最大面积利用率(AU)的优化管芯形状的第一列表、和/或具有针对增大的TDA的最小面积利用率优化管芯形状的第二列表。能够产生各种管芯形状的候选列表(CL)，并且自动选择和/或显示CL中的条目以指示建议晶片布局。

公开(公告)号：CN107300948A

公开(公告)日：2017-10-27

申请号：CN201610230326.2

申请日：2016-04-14

Applicant: 飞思卡尔半导体公司

Inventor： 戈喆 ,  杜华斌 ,  檀苗林 ,  王沛东

IPC: G06F1/10 ,  G06F17/50

CPC classification number: H03K19/0016 ,  G06F1/06 ,  G06F1/32 ,  G06F1/3237 ,  G06F17/5072 ,  G06F2217/62 ,  G06F2217/78 ,  H03K19/21 ,  Y02D10/128 ,  G06F1/10 ,  G06F17/5045

Abstract: 本发明涉及具有多位时钟门控单元的集成电路。一种多位时钟门控单元在集成电路(IC)中被用来代替一位时钟门控单元以降低功耗。一种物理设计方法被用来形成该集成电路的时钟树。门控时钟单元的初始位置以各自的初始时钟输入路径来限定。所选的时钟门控单元被移动到它们可以邻接的修改后位置。邻接的单元通过替换为具有多个门控信号输入、相应的受门控时钟输出及共同的时钟输入路径的多位时钟门控单元来合并。与相应的时钟门控单元在移动和合并之前的时钟路径的总电容相比，时钟路径的上游电容及所产生的多位时钟门控单元自身的电容的总电容可获得净降低。

公开(公告)号：CN104079290A

公开(公告)日：2014-10-01

申请号：CN201310272473.2

申请日：2013-03-25

Applicant: 飞思卡尔半导体公司

Inventor： 程志宏 ,  王沛东

IPC: H03K19/094

CPC classification number: H03K19/09429 ,  H03K3/35625

Abstract: 本发明涉及一种具有电阻性多晶路由的触发器电路。一种锁存器电路具有三态门和反向三态门，其共享相同的互补控制。当三态门被关断时，反向三态门锁定三态门的输出。互补的控制信号包括第一未掺杂多晶硅带。反向三态门的输出可经由第二未掺杂多晶硅带耦接至三态门的输出。

公开(公告)号：CN106611075A

公开(公告)日：2017-05-03

申请号：CN201510976908.0

申请日：2015-10-23

Applicant: 飞思卡尔半导体公司

Inventor： 程志宏 ,  刘毅峰 ,  王沛东

IPC: G06F17/50

Abstract: 本发明公开使用来自两个或多个库的标准单元的集成电路。集成电路(IC)具有按照至少第一和第二高度的行对齐的单元的实体的块。单元的实体是从至少标准单元的两个不同的库中选择，根据单元的实体的性能标准，两个不同的库分别具有第一和第二高度的整数倍的高度。根据需要放置选择的标准单元的不同高度的行的总宽度的比率，平面布图提供了不同高度的行的各自的数目。

公开(公告)号：CN106487361A

公开(公告)日：2017-03-08

申请号：CN201510723964.3

申请日：2015-09-01

Applicant: 飞思卡尔半导体公司

Inventor： 程志宏 ,  王沛东 ,  王洋

IPC: H03K3/021

CPC classification number: H03K3/35625

Abstract: 本公开涉及具有共享的时钟开关的多位触发器。多位触发器具有第一和第二一位触发器。多位触发器采用单元间时钟开关(CSW)共享，其中第一和第二一位触发器共享至少一个时钟开关。多位触发器也可以采用单元内CSW共享，其中第一和第二一位触发器中的至少一个共享至少一个时钟开关。单元间CSW共享使得能够利用更少的时钟开关以及可能更少的数据器件实现多位触发器，同时降低了功率消耗，包括状态保留电源控制的功率降低。

公开(公告)号：CN104467764A

公开(公告)日：2015-03-25

申请号：CN201310680309.5

申请日：2013-09-25

Applicant: 飞思卡尔半导体公司

Inventor： 程志宏 ,  陈志军 ,  杜华斌 ,  王沛东 ,  章沙雁

IPC: H03K17/16 ,  H03K17/687

CPC classification number: G11C5/14

Abstract: 本公开涉及用于集成电路的状态保持电源门控单元。一种状态记忆门控电源(SRPG)单元，包括耦接至电源门控电路的保持电路。所述保持电路存储低功率时段开始之前的所述电源门控电路的状态信息。耦接至所述电源门控电路以及电源开关的第一端的门控电源在非低功率时段提供门控电源电压至所述电源门控电路。耦接至所述保持电路以及所述电源开关的第二端的局部电源在所述非低功率时段期间耦接至所述门控电源，并且非门控电源在所述非低功率时段期间通过隔离元件耦接至所述局部电源以隔离所述非门控电源和所述局部电源，并且在所述低功率时段期间耦接所述非门控电源至所述局部电源。

公开(公告)号：CN104517963A

公开(公告)日：2015-04-15

申请号：CN201310450260.4

申请日：2013-09-27

Applicant: 飞思卡尔半导体公司

Inventor： 檀苗林 ,  程志宏 ,  付娟 ,  王沛东 ,  王亚丽

IPC: H01L27/092 ,  H01L27/04

CPC classification number: H03K3/012 ,  G06F17/50 ,  H01L27/0207 ,  H01L27/0233 ,  H03K3/356 ,  H03K19/0008

Abstract: 一种状态保持电源选通单元，包括以两行或更多行布置的逻辑单元。所述逻辑单元具有有源层，所述有源层至少包括分别设置在第一和第二行中的第一阱和第二阱。在正常操作模式中，第一阱被以第一偏置电压供电，第二阱被以第二偏置电压供电，第一电源线被以VDDC供电，而第二电源线被以VDD供电。在待机模式中，第一阱优选被掉电，第二阱被以第二偏置电压供电，第一电源线被以VDDC供电，而第二电源线被掉电。