公开(公告)号：CN103576082A

公开(公告)日：2014-02-12

申请号：CN201210401167.X

申请日：2012-08-06

Applicant: 飞思卡尔半导体公司

Inventor： 张旺根 ,  陆思安 ,  章沙雁

IPC: G01R31/3185

CPC classification number: G01R31/318541

Abstract: 一种低功率扫描触发器单元，包括多路复用器，主锁存器，扫描从锁存器，和数据从锁存器。所述主锁存器连接到多路复用器，并用于产生第一锁存信号。所述扫描从锁存器连接到主锁存器，并产生扫描输出(SO)信号。所述数据从锁存器连接到所述主锁存器，并基于扫描使能(SE)输入信号和所述第一锁存信号产生Q输出。所述Q输出在扫描模式期间保持预定电平，其减少了连接到所述扫描触发器单元的细合逻辑的不必要切换并且因此减少了功率损耗。

公开(公告)号：CN103391093A

公开(公告)日：2013-11-13

申请号：CN201210141356.8

申请日：2012-05-09

Applicant: 飞思卡尔半导体公司

Inventor： 张旭 ,  C·J·莱玛 ,  刘凯 ,  陆思安 ,  王浩 ,  章沙雁 ,  张旺根

IPC: H03K19/177

CPC classification number: H03K19/177 ,  H01L2224/48137 ,  H01L2224/49171 ,  H03K19/17744

Abstract: 一种可重构集成电路（IC），具有包括电路输入端子和电路输出端子的IC接口端子。旁通控制器和旁通电路相互耦接，并且，旁通控制器和旁通电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。处理电路具有与旁通电路耦接的多个电路模块。处理电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。在操作中，旁通控制器控制旁通电路将IC接口端子中的至少一对IC接口端子选择性地耦接在一起，所述IC接口端子对包括电路输入端子中的一个和电路输出端子中的一个。当所述对的IC接口端子耦接在一起时，电路模块中的至少一个被与所述对的IC接口端子选择性地去耦接。

公开(公告)号：CN105445653A

公开(公告)日：2016-03-30

申请号：CN201410711767.5

申请日：2014-09-29

Applicant: 飞思卡尔半导体公司

Inventor： 陆思安 ,  王浩

IPC: G01R31/3187

Abstract: 本发明涉及具有低功耗扫描触发器的集成电路。一种扫描-可测试集成电路，包括第一触发器和第二触发器。第一触发器包括第一锁存器和第二锁存器，以及第二触发器包括第三锁存器和第四锁存器以及逻辑电路。在扫描测试的扫描-移位模式期间，第一触发器将测试模板的第一比特移入第二触发器。接着第一触发器将测试模板的第二比特移入第二触发器。当第一比特和第二比特的逻辑状态相同时，逻辑电路将提供给第三锁存器的时钟信号失效，其中第三锁存器是主锁存器。第三锁存器和第四锁存器的输出端子保持在与第一比特相对应的逻辑状态，由此减小功率损耗。