公开(公告)号：CN102969299B

公开(公告)日：2015-08-19

申请号：CN201210258784.9

申请日：2012-07-24

Applicant: 富士通株式会社

Inventor： 神吉刚司 ,  须田章一 ,  中田义弘

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/5389 ,  H01L23/49816 ,  H01L24/19 ,  H01L2224/12105 ,  H01L2924/01029 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/181 ,  Y10T29/49126 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165 ,  Y10T428/12993 ,  Y10T428/24355 ,  Y10T428/24463 ,  Y10T428/31515 ,  H01L2924/00

Abstract: 提供了一种布线结构及其制造方法以及电子设备及其制造方法。该布线结构包括：形成在衬底之上的绝缘膜；形成在绝缘膜上的多个布线；以及诱导层，所述诱导层被形成在所述多个布线之间的区域中的绝缘膜上，布线的构成原子在诱导层中扩散。

公开(公告)号：CN101641767B

公开(公告)日：2013-10-30

申请号：CN200780052187.8

申请日：2007-03-16

Applicant: 富士通株式会社

Inventor： 小林靖志 ,  吉川浩太 ,  中田义弘 ,  今田忠纮 ,  尾崎史朗

IPC: H01L21/3065 ,  C09D9/00 ,  C11D9/36 ,  H01L21/304

CPC classification number: C11D11/0047 ,  C11D3/042 ,  C11D3/044 ,  C11D3/162 ,  C11D3/2075 ,  C11D3/30 ,  C11D3/3742 ,  C11D7/08 ,  C11D7/265 ,  C11D7/3209 ,  H01L21/02063 ,  H01L21/3105 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76826 ,  H01L24/05 ,  H01L2224/02166 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明使用硅系绝缘膜的蚀刻后处理剂，该蚀刻后处理剂含有：由氨系碱和胺化合物组成的组中选出的至少一种含氮物质；酸；至少含有一种硅、碳和氢而成的含硅化合物；以及，任意的表面活性剂。根据本发明，能够抑制因蚀刻引起的硅系绝缘膜介电常数的增加。

公开(公告)号：CN101043005A

公开(公告)日：2007-09-26

申请号：CN200610127475.2

申请日：2006-09-15

Applicant: 富士通株式会社

Inventor： 中田义弘

IPC: H01L21/321 ,  H01L21/768

CPC classification number: H01L21/76834 ,  H01L21/02063 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76829 ,  H01L21/76835

Abstract: 本发明提供金属还原方法，多层互连结构及制法，半导体器件及制法。具体提供一种在制造多层互连结构、半导体器件等时使用的用于还原氧化金属的可靠、高效的方法。用这种方法，通过水蒸汽来水解至少包含羧酸酯的蒸汽，以还原氧化金属。本发明的多层互连制造方法至少包括膜形成步骤、互连形成步骤，以及使用本发明的金属还原方法的还原步骤。本发明的多层互连结构通过本发明的多层互连结构制造方法制造。本发明的半导体器件制造方法至少包括膜形成步骤、图案化步骤、互连形成步骤、以及使用该金属还原方法的还原步骤。本发明的半导体器件至少包括本发明的多层互连结构，并使用本发明的半导体器件制造方法形成。

公开(公告)号：CN1891757A

公开(公告)日：2007-01-10

申请号：CN200510128973.4

申请日：2005-12-02

Applicant: 富士通株式会社

Inventor： 中田义弘 ,  矢野映

IPC: C08L83/04 ,  H01L21/32

CPC classification number: H01L21/3122 ,  C09D183/14 ,  H01L21/02126 ,  H01L21/02216 ,  H01L21/02282 ,  H01L21/76801 ,  Y10T428/31663

Abstract: 一种包含硅酮聚合物的二氧化硅膜形成材料，该硅酮聚合物包括作为聚合物部分结构的CHx，Si－O－Si键，Si－CH3键和Si－CHx－键，其中x代表0－2的整数。

公开(公告)号：CN1787187A

公开(公告)日：2006-06-14

申请号：CN200510126871.9

申请日：2005-11-24

Applicant: 富士通株式会社

Inventor： 中田义弘 ,  尾崎史朗 ,  矢野映

IPC: H01L21/31 ,  H01L21/768

CPC classification number: H01L23/5329 ,  H01L21/02118 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/0234 ,  H01L21/02348 ,  H01L21/02362 ,  H01L21/3105 ,  H01L21/31058 ,  H01L21/31695 ,  H01L21/76807 ,  H01L21/7682 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76834 ,  H01L23/53238 ,  H01L23/53295 ,  H01L29/78 ,  H01L2221/1047 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件制造方法，包括：在半导体衬底10上方形成第一多孔绝缘膜38的步骤；形成第二绝缘膜40的步骤，该第二绝缘膜的密度比该第一多孔绝缘膜38的密度更大；以及利用存在的该第二绝缘膜40将电子束、UV射线或者等离子体施加至该第一多孔绝缘膜38以固化该第一多孔绝缘膜38的步骤。由于将电子束等通过更致密的第二绝缘膜40施加至该第一多孔绝缘膜38，从而能够无损坏地固化该第一多孔绝缘膜38。由于能够保持该第一多孔绝缘膜38不被损坏，因而能够防止吸水性和密度增加，进而能够防止介电常数变大。从而，本发明能够提供包括低介电常数和高机械强度绝缘膜的半导体器件。

公开(公告)号：CN1220731C

公开(公告)日：2005-09-28

申请号：CN01133846.6

申请日：2001-12-24

Applicant: 富士通株式会社

Inventor： 中田义弘 ,  铃木克己 ,  杉浦严 ,  矢野映

IPC: C08L83/06 ,  H01L23/28

CPC classification number: H01L21/76807 ,  C09D183/04 ,  C09D183/14 ,  H01B3/46 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02216 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/02362 ,  H01L21/3122 ,  H01L21/31695 ,  H01L21/76801 ,  H01L21/76835 ,  H01L2924/0002 ,  Y10S428/901 ,  Y10T428/249953 ,  Y10T428/249969 ,  Y10T428/249978 ,  Y10T428/249979 ,  Y10T428/2839 ,  C08L83/00 ,  H01L2924/00

Abstract: 一种组合物，包含硅氧烷树脂、基本上由硅、碳和氢构成的硅化合物，其中在一分子的主链中形成-X-键的碳与硅原子数之比范围为2∶1～12∶1，其中X是(C)m，其中m是1～3的整数，或者9个或更少碳原子的取代或未取代的芳香族基团，和溶剂，对该组合物进行热处理以形成低介电常数膜。因此，提供了一种具有优异的耐化学品性和优异的耐潮性的低介电常数膜。通过采用该膜可制造出能快速响应的半导体集成电路。

公开(公告)号：CN101689412B

公开(公告)日：2015-10-14

申请号：CN200880023571.X

申请日：2008-05-15

Applicant: 富士通株式会社

Inventor： 小林靖志 ,  中田义弘 ,  尾崎史朗

IPC: C08L83/16 ,  H01B3/46 ,  H05K3/46 ,  H01L23/12 ,  H01L21/312

CPC classification number: H01L21/3121 ,  C08G77/60 ,  C09D183/16 ,  H01B3/46 ,  H01L21/02123 ,  H01L21/02211 ,  H01L21/02282 ,  H01L21/4857 ,  H01L21/76807 ,  H01L21/76829 ,  H01L24/02 ,  H01L24/03 ,  H01L24/11 ,  H01L2224/02319 ,  H01L2224/02333 ,  H01L2224/02381 ,  H01L2224/0401 ,  H01L2224/13111 ,  H01L2224/94 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01051 ,  H01L2924/01052 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15787 ,  H05K3/4676 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种能够适合用于形成低介电常数且高强度的绝缘膜材料、能降低布线间的寄生电容的多层布线基板及其制造方法，和高速且可靠性高的半导体装置及其制造方法。本发明的绝缘膜材料的特征在于，至少含有具有由下述结构式(1)表示的结构的聚碳硅烷化合物，其中，在前述结构式(1)中，R1在n个重复单元中相互相同或者不同，表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，结构式(1)。

公开(公告)号：CN104064590A

公开(公告)日：2014-09-24

申请号：CN201410066965.0

申请日：2014-02-26

Applicant: 富士通株式会社

Inventor： 今纯一 ,  中田义弘 ,  牧山刚三

IPC: H01L29/423 ,  H01L21/28

CPC classification number: H01L23/5329 ,  H01L21/02126 ,  H01L21/02216 ,  H01L21/02282 ,  H01L21/0272 ,  H01L21/0331 ,  H01L21/28587 ,  H01L23/5222 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L2924/0002 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 一种具有包括衬底、形成在衬底的主平面的一部分之上的第一绝缘膜、形成在第一绝缘膜的表面之上的导电部分、以及第二绝缘膜的结构的半导体器件，其中第二绝缘膜覆盖衬底的主平面、第一绝缘膜和导电部分，并且第二绝缘膜的耐湿性高于第一绝缘膜的耐湿性。第一绝缘膜置于衬底与导电部分之间以防止寄生电容的产生。第一绝缘膜用耐湿性高于第一绝缘膜的耐湿性的第二绝缘膜覆盖。第二绝缘膜防止第一绝缘膜吸收水分。

公开(公告)号：CN101649053B

公开(公告)日：2013-07-10

申请号：CN200810129731.0

申请日：2008-08-11

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  中田义弘 ,  矢野映

IPC: C08G77/60 ,  C08G77/62 ,  C08L83/16 ,  H01L21/31 ,  H01L21/768

CPC classification number: C08G77/62 ,  C08G77/60 ,  H01L21/02126 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/02348 ,  H01L21/02362 ,  H01L21/3121 ,  H01L21/3125 ,  H01L21/31695 ,  H01L21/76807 ,  H01L21/76825 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835

Abstract: 本发明提供了一种硅化合物、多层布线装置及其制造方法。在基板表面形成的多孔绝缘膜前体层；然后在其上形成的特定的硅化合物层；需要时，将该硅化合物层预固化；通过硅化合物层或预固化层将所述多孔绝缘膜前体在UV下曝光。

公开(公告)号：CN102969299A

公开(公告)日：2013-03-13

申请号：CN201210258784.9

申请日：2012-07-24

Applicant: 富士通株式会社

Inventor： 神吉刚司 ,  须田章一 ,  中田义弘

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/5389 ,  H01L23/49816 ,  H01L24/19 ,  H01L2224/12105 ,  H01L2924/01029 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/181 ,  Y10T29/49126 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165 ,  Y10T428/12993 ,  Y10T428/24355 ,  Y10T428/24463 ,  Y10T428/31515 ,  H01L2924/00

Abstract: 提供了一种布线结构及其制造方法以及电子设备及其制造方法。该布线结构包括：形成在衬底之上的绝缘膜；形成在绝缘膜上的多个布线；以及诱导层，所述诱导层被形成在所述多个布线之间的区域中的绝缘膜上，布线的构成原子在诱导层中扩散。