-
公开(公告)号：CN109215711A
公开(公告)日：2019-01-15
申请号：CN201811385818.4
申请日：2018-11-20
Applicant: 苏州大学
Abstract: 本发明公开了一种阻型存储器写入验证电路，包括运算放大器、晶体管MP1、晶体管MN1以及电流电压转换电路；所述运算放大器的正相输入端连接输入参考电压，所述运算放大器的反相输入端连接到阻型存储器的写入端，所述运算放大器的输出端连接到晶体管MN1的栅极，所述晶体管MN1的漏极连接到阻型存储器的写入端，所述晶体管MN1的源极连接到晶体管MP1的漏极，所述晶体管MP1的源极连接到电源端，所述晶体管MP1的漏极和栅极均连接到电流电压转换电路的输入端。本发明通过优化写入验证，提高了阻型存储器的写入速度。
-
公开(公告)号：CN108305653A
公开(公告)日：2018-07-20
申请号：CN201810090243.7
申请日：2018-01-30
Applicant: 苏州大学
IPC: G11C11/417
Abstract: 本发明公开了一种存储器，包括至少一个全局控制电路和追踪驱动电路、若干存储单元、追踪单元、追踪控制电路以及相应的若干条内嵌于存储单元阵列的不同追踪路径，所述全局控制电路、追踪驱动电路、追踪路径、追踪单元以及追踪控制电路在信号传输方向上依次传输连接，还包括基于追踪控制电路的NBTI保护电路。本发明能够实现更加精确的追踪，同时避免追踪控制电路中的PMOS受NBTI影响导致整个时序漂移，提高了电路的稳定性。
-
公开(公告)号：CN102263716B
公开(公告)日：2013-09-04
申请号：CN201110210756.5
申请日：2011-07-26
Applicant: 苏州大学
IPC: H04L27/00
Abstract: 本申请公开了一种调制类型识别方法及系统。一种调制类型识别方法，包括：对MQAM信号进行预处理，得到处理后的MQAM信号和码元间隔；参考码元间隔，将同一码元间隔内的处理后的MQAM信号变换到相空间域，对该变换后的MQAM信号采用相图描述，提取变换后的MQAM信号在相图中的特征参数；对特征参数进行聚类分析，并对聚类分析结果进行分类识别，确定调制类型。应用上述方案，将同一码元内的处理后的MQAM信号变换到相空间域，采用相图描述变换后的MQAM信号，提取变换后的MQAM信号在相图中的特征参数。这种提取参数的方式减少了特征参数个数，进而降低了识别时间，提高了识别实时性和识别效率。
-
公开(公告)号：CN102915761A
公开(公告)日：2013-02-06
申请号：CN201210428299.1
申请日：2012-10-31
Applicant: 苏州大学
IPC: G11C11/413
Abstract: 本发明提供了一种应用于存储单元的延时控制电路，包括：控制分压电路、选择电路以及下拉电路，当电压Vcc大于第一预设值时，下拉电路中的第一NMOS管以及第二NMOS管工作在饱和区，当电压Vcc小于第二预设值时，第二NMOS管工作在亚阈值区。本发明提供的延时控制电路能够在较低的工作电压时，保证第二NMOS工作在亚阈值区域，漏电流很小，可以实现对虚拟位线DBL的放电速度的降低，从而实现对灵敏放大器控制信号SAEN的延迟，可以保证SAEN信号到达时，存储阵列的读出BL和BLB有比较大的易于放大器读出的压差deltav，保证电路功能正确，没有逻辑错误。
-
公开(公告)号：CN102522109A
公开(公告)日：2012-06-27
申请号：CN201110447634.8
申请日：2011-12-28
Applicant: 苏州大学
IPC: G11C7/12
Abstract: 本发明公开了一种电源管理电路，连接在存储单元的输出端和地极之间，所述电源管理电路用以控制存储单元获得预定的电源电压以分别实现工作、休眠或保值状态，所述电源管理电路包括至少一个PMOS管，所述PMOS管的衬底连接电源端VCC，所述PMOS管的源极连接于所述存储单元的输出端，所述PMOS管的漏极连接于地极，所述PMOS管栅极和漏极在存储单元处于保值状态时连通，所述PMOS管栅极和漏极在存储单元处于工作或休眠状态时不连通。该电源管理电路在降低存储电路功耗的同时，还可以提高对数据的保持能力，同时该电源管理电路在电源端电压VCC降低的情况下，可以使得存储单元的轨到轨电压相对变大。
-
Patent Agency Ranking
公开(公告)号：CN108305662A
公开(公告)日：2018-07-20
申请号：CN201810258826.6
申请日：2018-03-27
Applicant: 苏州大学
Abstract: 本发明公开了一种基于熔丝特性的改进的差分架构OTP存储单元及存储器，包括呈差分对称结构的第一、第二晶体管熔丝串联型OTP存储单元，第一晶体管熔丝串联型OTP存储单元包括串联的PMOS晶体管MP1和熔丝R1，第二晶体管熔丝串联型OTP存储单元包括PMOS晶体管MP2和熔丝R2，第一晶体管熔丝串联型OTP存储单元和第二晶体管熔丝串联型OTP存储单元上接源线SL控制电路模块，下接位线BL控制电路模块和灵敏放大电路模块；还包括一跨接在两根字线的公共端以及两根源线的公共端之间的NBTI恢复电路。本发明不仅能够避免采用基准电路带来的不匹配问题，极大地提高读取的稳定性，还能有效改善NBTI效应的影响，极大地增加存储单元的可靠性及存储寿命。
-
公开(公告)号：CN108305651A
公开(公告)日：2018-07-20
申请号：CN201810089388.5
申请日：2018-01-30
Applicant: 苏州大学
IPC: G11C11/408 , G11C11/4094
Abstract: 本发明公开了一种差分的浮栅型DRAM存储单元及DRAM存储器，该存储单元包括对称分布的单管浮栅动态存储单元晶体管M1和单管浮栅动态存储单元晶体管M2，所述晶体管M1和晶体管M2上接源线SL控制电路模块，所述晶体管M1和晶体管M2下接位线BL控制电路模块和灵敏放大电路模块，所述晶体管M1和晶体管M2的源极分别作为存储单元的两根源线SL1和SL2；所述晶体管M1和晶体管M2的漏极分别作为存储单元的两根位线BL1和BL2；所述晶体管M1和晶体管M2的第二层栅极作为存储单元的控制栅CG1和CG2；还包括跨接在控制栅CG1和CG2的公共端与位线BL1和BL2的公共端之间的PBTI恢复电路。本发明不仅能够提高该存储单元的读操作的可靠性和稳定性，还能减少PBTI的影响。
-
-
公开(公告)号：CN101913343B
公开(公告)日：2012-04-25
申请号：CN201010224056.7
申请日：2010-07-12
Applicant: 苏州大学
IPC: B60R16/023 , G05B19/418
CPC classification number: Y02P90/02
Abstract: 本发明公开了一种客车车身控制系统的可配置控制模块，包括处理器模块、以及和处理器模块分别相连的开关量输入电路、模拟量输入电路、控制信号输出电路、CAN总线通信模块和用于存储参数配置文件的存储器，还公开了可配置控制模块的参数配置方法，可配置控制模块的所有输入、输出端口的信号类型、输出端口的控制逻辑均由参数配置文件设定。本发明的可配置控制模块具有灵活性和通用性的特点，不同的车型上可以安装硬件完全相同的若干个可配置控制模块，其不同参数配置文件使各个可配置控制模块具有控制不同客车车身设备的功能，从而使可编程配置客车车身控制系统具有可复用性、开发周期短、成本低的特点，且方便车辆的售后服务和备品备件管理。
-
公开(公告)号：CN108665919A
公开(公告)日：2018-10-16
申请号：CN201810089418.2
申请日：2018-01-30
Applicant: 苏州大学
IPC: G11C7/06
Abstract: 本发明公开了一种改进的差分架构XPM存储单元及存储器，该存储单元包括差分对称分布的两个完全相同的含有MOS场效应晶体管M1和MOS数据存储元件M2的第一支路以及包含第二支路包括MOS场效应晶体管M3和MOS数据存储元件M4的第二支路，所述MOS场效应晶体管M1和MOS场效应晶体管M3的栅极相连；所述MOS数据存储元件M2与MOS场效应晶体管M1的源极相连，所述MOS数据存储元件M4与MOS场效应晶体管M3的源极相连，分别作为存储单元的源线SL1和SL2；所述MOS场效应晶体管M1和MOS场效应晶体管M3的漏极作为存储单元的两根位线BL1和BL2；还包括用于减少PBTI的影响的PBTI恢复电路。本发明能够有效避免采用基准电路带来的不匹配问题，极大地提高读取的稳定性，同时能够减少PBTI的影响。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.024 seconds)
