公开(公告)号：CN103904109A

公开(公告)日：2014-07-02

申请号：CN201310741171.5

申请日：2013-12-27

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  砂村润 ,  林喜宏

IPC: H01L29/49 ,  H01L29/772 ,  H01L21/28 ,  H01L21/335

CPC classification number: H01L21/823828 ,  H01L21/823807 ,  H01L21/823871 ,  H01L23/53223 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件以及用于制造半导体器件的方法。本发明可以增加在布线层中形成的有源元件中的栅极绝缘膜的选择性。根据本发明的半导体器件具有使用形成于布线层中的Al布线之上的抗反射膜作为栅极布线的底栅型晶体管。

公开(公告)号：CN102956591A

公开(公告)日：2013-03-06

申请号：CN201210284956.X

申请日：2012-08-10

Applicant: 瑞萨电子株式会社

Inventor： 砂村润 ,  井上尚也 ,  金子贵昭

IPC: H01L23/485 ,  H01L23/488 ,  H01L29/51 ,  H01L21/60 ,  H01L21/28

CPC classification number: H01L27/1218 ,  H01L21/8221 ,  H01L21/82345 ,  H01L23/4824 ,  H01L27/0688 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/7869 ,  H01L2924/00011 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L2224/80001

Abstract: 本发明涉及一种半导体器件及其制造方法。使用半导体层的元件形成在布线层之间，并且同时使用除用于布线的材料之外的导电材料形成栅电极。第一布线嵌入第一布线层的表面中。栅电极形成在第一布线上。栅电极耦合至第一布线。通过与用于第一布线的工艺不同的工艺形成栅电极。因此，使用除用于第一布线的材料之外的材料形成栅电极。而且，在栅电极上形成栅极绝缘膜和半导体层。

公开(公告)号：CN107256846B

公开(公告)日：2020-12-04

申请号：CN201710243114.2

申请日：2013-09-05

Applicant: 瑞萨电子株式会社

Inventor： 砂村润 ,  金子贵昭 ,  林喜宏

IPC: H01L21/822 ,  H01L23/522 ,  H01L23/532 ,  H01L27/06 ,  H01L27/12

Abstract: 提供了一种用于顶栅结构中栅极电极和沟道之间的电隔离的配线层内有源元件(部件)。一种半导体装置，包括第一配线层、第二配线层和半导体元件。所述第一配线层具有第一层间绝缘层和嵌入所述第一层间绝缘层的第一配线。所述第二配线层具有第二层间绝缘层和嵌入所述第二层间绝缘层的第二配线。所述半导体元件至少设置在所述第二配线层中。所述半导体元件包括：设置在所述第二配线层中的半导体层、设置成与所述半导体层接触的栅极绝缘膜、通过所述栅极绝缘膜设置在与所述半导体层相对的侧上的栅极电极、以及设置在所述半导体层的侧面上的第一侧壁膜。

公开(公告)号：CN103681673B

公开(公告)日：2018-03-20

申请号：CN201310425396.X

申请日：2013-09-12

Applicant: 瑞萨电子株式会社

Inventor： 砂村润 ,  金子贵昭 ,  古武直也 ,  齐藤忍 ,  林喜宏

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：p型金属氧化物半导体层；与p型金属氧化物半导体层连接的源极电极；与p型金属氧化物半导体层连接的漏极电极；以及被布置为与p型金属氧化物半导体层的一部分相对的栅极电极。在俯视图中栅极电极和漏极电极相互分离。

公开(公告)号：CN103178048B

公开(公告)日：2017-04-12

申请号：CN201210544128.5

申请日：2012-12-14

Applicant: 瑞萨电子株式会社

Inventor： 井上尚也 ,  金子贵昭 ,  林喜宏

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76814 ,  H01L21/76879 ,  H01L23/522 ,  H01L23/53223 ,  H01L23/5329 ,  H01L28/60 ,  H01L29/66477 ,  H01L29/78 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件及制造该半导体器件的方法。公开了一种半导体器件，其被提供有在多层互连层中的有源元件并且减小了芯片面积。在第一互连层上方提供第二互连层。在第一互连层中提供第一层间绝缘层。半导体层提供在第二互连层中并且与第一层间绝缘层接触。在半导体层上方提供栅极绝缘膜。在栅极绝缘膜上方提供栅电极。至少两个第一通路提供在第一互连层中并且通过它们的上端与半导体层接触。

公开(公告)号：CN103632921A

公开(公告)日：2014-03-12

申请号：CN201310379457.3

申请日：2013-08-23

Applicant: 瑞萨电子株式会社

Inventor： 砂村润 ,  金子贵昭 ,  古武直也 ,  斋藤忍 ,  林喜宏

IPC: H01L21/00 ,  H01L21/8238 ,  H01L29/00

CPC classification number: H01L21/823807 ,  H01L21/8238 ,  H01L21/823857 ,  H01L21/823871 ,  H01L21/8254 ,  H01L27/0688 ,  H01L27/092 ,  H01L27/1203 ,  H01L29/7869

Abstract: 本发明提供一种包括在相同布线层中共存的N型半导体层和P型半导体层而对半导体层的性质无影响的半导体器件。该半导体器件包括具有第一布线的第一布线层、具有第二布线的第二布线层以及在第一布线层和第二布线层中提供的第一晶体管和第二晶体管。第一晶体管包括第一栅极电极、第一栅极绝缘膜、第一氧化物半导体层、第一硬掩模层和覆盖第一氧化物半导体层的侧部的第一绝缘侧壁。第二晶体管包括第二栅极电极、第二栅极绝缘膜、第二氧化物半导体层和第二硬掩模层。

公开(公告)号：CN103035642A

公开(公告)日：2013-04-10

申请号：CN201210370204.5

申请日：2012-09-28

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L27/06

CPC classification number: H01L27/0688 ,  H01L21/8221 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2924/00011 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/80001 ,  H01L2924/00012

Abstract: 本发明提供了一种半导体器件以及使用该半导体器件的SiP器件。半导体器件包括逻辑电路和有源元件电路。逻辑电路设置有形成于半导体衬底中的半导体元件。有源元件电路设置有使用半导体层形成的晶体管，该半导体层形成于在半导体衬底上方形成的第一绝缘膜上。由逻辑电路控制有源元件电路。

公开(公告)号：CN103165605B

公开(公告)日：2017-03-01

申请号：CN201210545318.9

申请日：2012-12-14

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L27/088 ,  H01L23/522 ,  H01L21/8234 ,  H01L21/768

CPC classification number: H01L27/1259 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02565 ,  H01L21/28 ,  H01L21/44 ,  H01L21/465 ,  H01L21/47635 ,  H01L23/522 ,  H01L27/088 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/1237 ,  H01L27/124 ,  H01L27/1251 ,  H01L29/4908 ,  H01L29/495 ,  H01L29/66477 ,  H01L29/66969 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件和制造该半导体器件的方法，该半导体器件在互连层中具有晶体管。形成层间绝缘膜。然后在层间绝缘膜中掩埋第一栅电极和第二栅电极。然后，在层间绝缘膜上方、在第一栅电极上方并且在第二栅电极上方形成防扩散膜。然后，在存在于第一栅电极上方的防扩散膜上方形成第一半导体层。然后，在第一半导体层的上表面上方和侧面上并且在防扩散膜上方形成绝缘覆盖膜。然后，在绝缘覆盖膜上方形成半导体膜。然后，选择性地去除半导体膜以留下位于第二栅电极上方的部分，从而形成第二半导体层。

公开(公告)号：CN103035642B

公开(公告)日：2017-03-01

申请号：CN201210370204.5

申请日：2012-09-28

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L27/06

CPC classification number: H01L27/0688 ,  H01L21/8221 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2924/00011 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/80001 ,  H01L2924/00012

Abstract: 本发明提供了一种半导体器件以及使用该半导体器件的SiP器件。半导体器件包括逻辑电路和有源元件电路。逻辑电路设置有形成于半导体衬底中的半导体元件。有源元件电路设置有使用半导体层形成的晶体管，该半导体层形成于在半导体衬底上方形成的第一绝缘膜上。由逻辑电路控制有源元件电路。

公开(公告)号：CN103415920B

公开(公告)日：2016-11-09

申请号：CN201280012204.6

申请日：2012-03-06

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L21/822 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/8238 ,  H01L23/522 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L27/092 ,  H01L29/786

CPC classification number: H01L27/0285 ,  H01L23/522 ,  H01L23/5283 ,  H01L23/53295 ,  H01L23/552 ,  H01L27/0255 ,  H01L27/0296 ,  H01L27/0688 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/24 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件，所述半导体器件包括：半导体器件形成于其上的半导体衬底；第一焊盘及第二焊盘；形成于半导体衬底之上的第一绝缘膜；嵌入到设置于第一绝缘膜内的沟槽中的多个布线线路；设置为覆盖第一绝缘膜和多个布线线路的第二绝缘膜；形成于第二绝缘膜之上的半导体层；与半导体层连接的源电极；以及与半导体层连接的漏电极。多个布线线路包括设置于与半导体层相对的位置的栅电极。半导体层、源电极、漏电极和栅电极构成ESD保护器件以释放由ESD浪涌导致的从第一焊盘到第二焊盘的电流。