功率半导体器件、其封装结构及其制作方法和封装方法

    公开(公告)号:CN110610934A

    公开(公告)日:2019-12-24

    申请号:CN201910877562.7

    申请日:2019-09-17

    Abstract: 本发明提供了一种功率半导体器件、其封装结构及其制作方法和封装方法。该功率半导体器件包括元胞区和终端区,元胞区包括多个元胞,各元胞包括第一电极和第二电极,第一电极和第二电极位于衬底的相对的两侧,在垂直于衬底的方向上,第一电极远离衬底的一侧表面与第二电极远离衬底的一侧表面的距离为H1,终端区中与衬底距离最大的一点与第二电极远离衬底的一侧表面的距离为H2,H1大于H2。在采用上述功率半导体器件的封装工艺中,由于器件中的元胞区与终端区之间具有高度差,从而在采用键合部实现发射极和集电极连接时,能够保证键合部与终端区之间具有一定的安全距离,避免了键合部与终端区接触而形成短路,提高了器件的可靠性。

    FRD芯片的终端结构、其制备方法及具有其的FRD芯片

    公开(公告)号:CN106856207A

    公开(公告)日:2017-06-16

    申请号:CN201611076971.X

    申请日:2016-11-28

    Inventor: 何昌 肖婷 包海涛

    Abstract: 本发明提供了一种FRD芯片的终端结构、其制备方法及具有其的FRD芯片。该FRD芯片具有衬底和设置在衬底上的外延片,FRD芯片包括终端结构和有源结构,终端结构围绕FRD芯片的有源结构设置在外延片中,衬底向外延片延伸的方向为深度方向,终端结构包括:终端耐压环数量为一个,设置在外延片中;终端截止环设置在终端耐压环的远离有源结构的一侧的外延片中,其中衬底、外延片和终端截止环的掺杂离子类型相同,终端耐压环和外延片的掺杂离子为反型离子。将终端耐压环设置为一个,使得终端结构相对于现有技术中分压环的方案所占面积大大减小且该终端耐压环起到足够的耐压性能,因此,提高了芯片的导电能力且减小了制作终端耐压环的成本。

    一种沟槽栅IGBT制作方法
    14.
    发明授权

    公开(公告)号:CN112768356B

    公开(公告)日:2024-01-23

    申请号:CN201911074969.2

    申请日:2019-11-05

    Abstract: 本发明公开了一种沟槽栅IGBT制作方法,包括以下步骤:在有源区形成主结P+区以及在终端区形成多个P+耐压环,在有源区制备多个源区沟槽,并在源区沟槽内制备栅极氧化层,在多个源区沟槽内部的栅极氧化层上以及有源区和终端区的栅极氧化层上制备厚度高达 的多晶硅,在多个源区沟槽之间以及在主结P+区与环绕所述主结P+区的沟槽之间制备P阱区、N+区和N+截止环,然后形成介质层,并进行接触孔刻蚀填充,再形成金属层,最后制备钝化层。本发明由于采用了较厚的多晶硅,故在减薄多晶硅工序后仍保留了 厚的多晶硅,在进行N型离子注入的时候无需再使用光刻版为掩膜,从而减少了一张光刻版降低了制造成本。

    一种智能功率模块及其制备方法

    公开(公告)号:CN114975128A

    公开(公告)日:2022-08-30

    申请号:CN202110212995.8

    申请日:2021-02-25

    Abstract: 本发明涉及电子器件技术领域,公开了一种智能功率模块及其制备方法,智能功率模块包括基板,基板上设有芯片、多个导电引脚,导电引脚的一端与芯片连接,另一端的端部形成焊接脚;外部引脚框架,外部引脚框架包括多个与多个焊接脚一一对应的引线,引线的一端的端部形成有连接结构;每组相互对应的连接结构和焊接脚中,连接结构包括:连接部、以及位于分别连接部两侧并朝向基板延伸的支撑部,支撑部的排列方向与焊接脚的排列方向相同,两个支撑部之间形成容纳空间,焊接脚位于两个支撑部之间。该智能功率模块中,支撑部隔绝相邻的两个焊接脚,回流焊时,降低相邻焊接脚上的结合材相连而导致短路风险;支撑部起到限位作用,降低焊接点错位风险。

    IGBT芯片、其制造方法及功率模块

    公开(公告)号:CN112768503B

    公开(公告)日:2022-08-19

    申请号:CN201911002701.8

    申请日:2019-10-21

    Abstract: 本公开提供一种IGBT芯片、其制造方法及功率模块。本公开的IGBT芯片包括:衬底层、设置于所述衬底层正面的若干IGBT元胞、设置于所述衬底层背面的集电极层,所述集电极层中设置有刻蚀槽;还包括热敏电阻,其设置于所述刻蚀槽内;还包括第一背面金属层,其设置于所述热敏电阻上,以与所述热敏电阻形成电连接。本公开在IGBT芯片的背面制程的同时完成热敏电阻的制造,将热敏电阻集成在IGBT芯片背面上,与IGBT芯片的集电极层位于同一平面,然后将热敏电阻背面金属层与集电极层背面金属层通过隔离槽隔开并单独引出热敏电阻引线,连接到外部控制电路上,这样就可以测试出IGBT芯片的真实温度,更好地保护IGBT芯片和保证功率模块的工作运行。

    封装结构、其制备方法及电子器件

    公开(公告)号:CN113437033B

    公开(公告)日:2022-07-15

    申请号:CN202110718033.X

    申请日:2021-06-28

    Inventor: 林苡任 史波 肖婷

    Abstract: 本发明提供了一种封装结构、其制备方法及电子器件,该封装结构包括至少一个球栅阵列组件,所述球栅阵列组件处具有石墨烯导热层,所述球栅阵列组件中的焊球嵌于所述石墨烯导热层中。基于本发明的技术方案,由多层二维石墨烯薄膜堆叠而成的石墨烯导热层,不仅可以有效提高封装结构的散热效率,而且其多层堆叠结构可以在高机械应力的界面起到缓冲作用,能够避免界面处应力过大导致封装结构的组件产生翘曲和破裂。

    二极管及其制备方法
    18.
    发明授权

    公开(公告)号:CN112397388B

    公开(公告)日:2022-01-28

    申请号:CN201910760385.4

    申请日:2019-08-16

    Abstract: 本发明涉及一种二极管及其制备方法。该二极管的制备方法包括以下步骤:提供表面形成有外延层的衬底,所述外延层的表面包括主结区和包围所述主结区的非主结区;在所述非主结区的表面形成隔离层,并形成与所述主结区位置对应的主结槽;对所述主结槽的底面进行扩铂处理;在所述扩铂处理后的所述主结槽的底面形成电阻层,得到中间器件;其中,所述电阻层在所述主结区的投影面积小于所述主结区的面积;在所述中间器件的正面形成与所述主结区连接并与所述电阻层绝缘设置的阳极,和位于所述电阻层的表面且与所述阳极绝缘设置的电阻电极;在所述中间器件的背面形成阴极。利用该制备方法以解决主结区扩铂不完全,且电阻层电阻值难以控制的问题。

    快恢复二极管及其制备方法

    公开(公告)号:CN112310226B

    公开(公告)日:2022-01-28

    申请号:CN201910691503.0

    申请日:2019-07-29

    Abstract: 本发明提供一种快恢复二极管,涉及二极管领域。该快恢复二极管,包括:衬底层;N型外延层,位于所述衬底层表面;P型注入区,位于所述衬底层表面,且设置于所述N型外延层的侧部;扩散区,位于所述N型外延层的顶部区域,与P型注入区分隔设置。利用该快恢复二极管能够解决现有技术中采用扩铂工艺降低快恢复二极管反向恢复时间时容易导致其正向导通压降高的问题,通过改变快恢复二极管的结构达到降低快恢复二极管反向恢复时间的目的。

    封装结构、其制备方法及电子器件

    公开(公告)号:CN113437033A

    公开(公告)日:2021-09-24

    申请号:CN202110718033.X

    申请日:2021-06-28

    Inventor: 林苡任 史波 肖婷

    Abstract: 本发明提供了一种封装结构、其制备方法及电子器件,该封装结构包括至少一个球栅阵列组件,所述球栅阵列组件处具有石墨烯导热层,所述球栅阵列组件中的焊球嵌于所述石墨烯导热层中。基于本发明的技术方案,由多层二维石墨烯薄膜堆叠而成的石墨烯导热层,不仅可以有效提高封装结构的散热效率,而且其多层堆叠结构可以在高机械应力的界面起到缓冲作用,能够避免界面处应力过大导致封装结构的组件产生翘曲和破裂。

Patent Agency Ranking