一种防止QFN模封框架翘曲的塑封模具及方法

    公开(公告)号:CN111029265A

    公开(公告)日:2020-04-17

    申请号:CN201911362878.9

    申请日:2019-12-26

    Abstract: 本发明提供一种防止QFN模封框架翘曲的塑封模具,塑封模具内设有与模封框架对应布置的用于塑封灌注的空腔,空腔内沿模封框架长度方向的两侧部高度低于中间部分的高度。塑封模具上设有与空腔连接的注入口。本发明还提供一种防止QFN模封框架翘曲的塑封方法,包括S10:将芯片搭载在模封框架上。S20:将已搭载芯片的模封框架固定在上述所述的任一项塑封模具内。S30:通过注入口进行塑封灌注。S40:对经过S30处理的整块塑封料进行磨平。S50:根据芯片的位置和形状进行完全切割。本发明提供的防止QFN模封框架翘曲的塑封模具及方法,可以使模封框架所受应力均匀,不发生翘曲,从而有效提高QFN芯片封装出产率。

    一种电子元件封装结构及封装方法

    公开(公告)号:CN110718509A

    公开(公告)日:2020-01-21

    申请号:CN201810763291.8

    申请日:2018-07-11

    Inventor: 曹俊 江伟 何昌

    Abstract: 本发明提供了一种电子元件封装结构及封装方法,涉及半导体器件技术领域,解决了现有技术封装保护层与芯片之间封装应力不匹配导致的芯片受损、失效的技术问题。该封装结构包括电子元件、保护层和应力缓冲层,应力缓冲层介于电子元件与保护层之间,且应力缓冲层能缓冲、减弱保护层对电子元件施加的封装应力。通过在电子元件与保护层之间设置应力缓冲层来缓冲、减弱保护层对电子元件施加的封装应力,减少电子元件的失效损坏,防止水汽入侵,隔绝离子污染,提高电子元件的可靠性。

    功率器件封装方法及功率器件封装结构

    公开(公告)号:CN110504220A

    公开(公告)日:2019-11-26

    申请号:CN201910791503.8

    申请日:2019-08-26

    Abstract: 本发明涉及一种功率器件封装方法及功率器件封装结构,涉及半导体技术领域,用于提高现有的封装器件的过流能力题。本发明的功率器件封装方法,通过将第一芯片远离第一框架的侧面与第二芯片远离第二框架的侧面相连,并将所述第一框架与所述第二框架相连,使第一芯片、第二芯片、第一框架和第二框架能够被一同塑封在一个壳体内形成封装结构,使单个封装结构的过流能力增加大,从而降低应用端的成本;此外,由于将第一芯片和第二芯片都塑封在壳体内,因此相比塑封单个芯片的封装结构,相当于减少了封装结构的数量,从而大大缩减应用端实际体积。

    功率模块及其封装方法

    公开(公告)号:CN110176451A

    公开(公告)日:2019-08-27

    申请号:CN201910394758.0

    申请日:2019-05-13

    Abstract: 本发明提供一种功率模块及其封装方法,其功率模块包括承载板,所述承载板包括绝缘层和设置于所述绝缘层一表面的金属层;所述功率模块还包括至少一个功率芯片和至少一个驱动芯片,分别贴装在所述金属层的远离所述绝缘层的表面,并通过键合线与所述金属层电性连接。本发明通过将功率芯片、驱动芯片和引脚贴装在承载板的金属层,即通过承载板代替现有技术用的高密度引线框架和PCB板,从而大大的节约了成本,简化了封装工艺。

    一种防止QFN模封框架翘曲的塑封模具及方法

    公开(公告)号:CN111029265B

    公开(公告)日:2021-11-23

    申请号:CN201911362878.9

    申请日:2019-12-26

    Abstract: 本发明提供一种防止QFN模封框架翘曲的塑封模具,塑封模具内设有与模封框架对应布置的用于塑封灌注的空腔,空腔内沿模封框架长度方向的两侧部高度低于中间部分的高度。塑封模具上设有与空腔连接的注入口。本发明还提供一种防止QFN模封框架翘曲的塑封方法,包括S10:将芯片搭载在模封框架上。S20:将已搭载芯片的模封框架固定在上述所述的任一项塑封模具内。S30:通过注入口进行塑封灌注。S40:对经过S30处理的整块塑封料进行磨平。S50:根据芯片的位置和形状进行完全切割。本发明提供的防止QFN模封框架翘曲的塑封模具及方法,可以使模封框架所受应力均匀,不发生翘曲,从而有效提高QFN芯片封装出产率。

    针脚、功率器件、功率器件的制造方法和封装模具

    公开(公告)号:CN113437038A

    公开(公告)日:2021-09-24

    申请号:CN202010209711.5

    申请日:2020-03-23

    Abstract: 本发明涉及一种针脚、功率器件、功率器件的制造方法和封装模具。其中,针脚包括顺序排列的第一节、第二节和第三节,其中第二节由旋转体构成,旋转体的旋转曲面上的点到旋转体的旋转轴的距离在轴向方向上递增或递减,第一节由第一柱状体构成,第一柱状体的底面与第二节的面积小的底面相连,且第一柱状体的横截面积小于或等于旋转体的面积小的底面的面积。针脚在处于中间部位的第二节构造成旋转体,使得针脚可以通过该旋转体与封装模具的避让孔的内表面进行密封接触,在这种情况下即使已有的圆形避让孔的实际尺寸大于设计尺寸,该针脚也可以防止塑封材料在功率器件的封装过程中通过避让孔从封装模具中溢出。

    一种半导体器件的终端结构及其制造方法

    公开(公告)号:CN112768516A

    公开(公告)日:2021-05-07

    申请号:CN201911002053.6

    申请日:2019-10-21

    Abstract: 本发明公开了一种半导体器件的终端结构及其制造方法,一种半导体器件的终端结构,包括:半导体衬底层、沟槽和离子掺杂层;多个沟槽沿预设方向开设在所述半导体衬底层上表面,多个所述沟槽的尺寸沿所述预设方向逐渐增大;离子掺杂层通过离子注入在所述半导体衬底层形成,所述离子掺杂层包围所述沟槽。本发明在沟槽刻蚀阶段对沟槽结构进行改进,通过沟槽刻蚀尺寸来影响刻蚀深度情况,实现终端结构的变掺杂,无需对终端离子注入工艺进行调整,避免了离子断开,不能实现渐变,引起器件漏电的问题。

    一种功率器件及电子设备
    19.
    发明公开

    公开(公告)号:CN112701158A

    公开(公告)日:2021-04-23

    申请号:CN201911006756.6

    申请日:2019-10-22

    Abstract: 本发明涉及电子领域,公开一种功率器件及电子设备,包括:衬底;形成于衬底的器件层,器件层包括开通二极管、关断二极管以及多晶电阻,开通二极管和关断二极管均包括阴极、阳极和N阱,多晶电阻包括开通电阻和关断电阻;形成于器件层背离衬底一侧的金属层,金属层包括第一金属引出部、第一连接区、第二连接区、第二金属引出部;第一金属引出部与开通二极管的阴极以及关断二极管的阳极电连接;第一连接区用于连接开通二极管的阳极和开通电阻;第二连接区用于连接关断二极管的阴极和关断电阻;第二金属引出部用于连接开通电阻和关断电阻,通过简单的电路,整合栅极开通电阻和关断电阻回路到IGBT的器件芯片中,简化了系统级电路的设计。

    一种半导体模块、封装结构及其焊接方法

    公开(公告)号:CN112510006A

    公开(公告)日:2021-03-16

    申请号:CN201910872960.X

    申请日:2019-09-16

    Abstract: 本发明涉及半导体技术领域,具体涉及一种半导体模块、封装结构及其焊接方法,包括:芯片和基板,所述芯片设置于所述基板上,且所述芯片通过导电薄片与所述基板上的引脚电性连接,本发明采用导电薄片相较于现有技术中单根金属丝,增大接触面积,从而增强电流的流通能力,有效增强散热,提高电流效率,减低功率损耗,提高可靠性,亦避免使用多根金属丝时所产生的较大寄生系数,同时,无需在芯片表面打线,减少对芯片的损伤,从而简化工艺步骤,最终提高生产效率。

Patent Agency Ranking