-
公开(公告)号:CN107506509B
公开(公告)日:2020-08-07
申请号:CN201710271230.5
申请日:2017-04-18
Applicant: 株式会社日立制作所
IPC: G06F30/20 , G06F30/327
Abstract: 本发明涉及应用逻辑及其验证方法和构成方法,提供与SIL4相当的高安全性的应用逻辑。该应用逻辑的验证方法具备:一个或多个宏逻辑,进行规定的运算;宏运算控制部,为了使宏逻辑进行运算而向宏逻辑指示开始运算;和运算数据存储区域,对数据进行存储。该应用逻辑分别针对宏逻辑、宏运算控制部、运算数据存储区域,进行基于形式验证语言的属性描述的静态验证,针对宏逻辑的至少一个,还进行基于仿真的动态验证。
-
公开(公告)号:CN1624802A
公开(公告)日:2005-06-08
申请号:CN200410100391.0
申请日:1999-06-30
Applicant: 株式会社日立制作所
IPC: G11C11/407 , G11C7/00
CPC classification number: G11C7/1006 , G06F12/0215 , G06F12/0893 , G06F13/161 , G06F2212/3042 , G11C7/065 , G11C11/4091 , G11C11/4093 , G11C2207/104 , G11C2207/2245
Abstract: 半导体存储器和高速缓存器,为使多存储体的存储器的快速存取(与前存取的字线不同的读出存取)高速化,使用多存储体构成的宏存储器,并将数据保持在各存储体的读出放大器中,当存取命中该保持数据时,输出锁存的数据,从而高速化。即使各存储体有读出放大器高速缓存功能。为进一步提高这种命中率,在存取宏存储器后,存取控制电路先行发生下一地址(加上规定的位移地址),并把它预先读出到其它存储体的读出放大器中。
-
公开(公告)号:CN1185580C
公开(公告)日:2005-01-19
申请号:CN99108899.9
申请日:1999-06-30
Applicant: 株式会社日立制作所
CPC classification number: G11C7/1006 , G06F12/0215 , G06F12/0893 , G06F13/161 , G06F2212/3042 , G11C7/065 , G11C11/4091 , G11C11/4093 , G11C2207/104 , G11C2207/2245
Abstract: 为使多存储体的存储器的快速存取(与前存取的字线不同的读出存取)高速化,使用多存储体构成的宏存储器,并将数据保持在各存储体的读出放大器中,当存取命中该保持数据时,输出锁存的数据,从而高速化。即使各存储体有读出放大器高速缓存功能。为进一步提高这种命中率,在存取宏存储器后,存取控制电路先行发生下一地址(加上规定的位移地址),并把它预先读出到其它存储体的读出放大器中。
-
公开(公告)号:CN1407724A
公开(公告)日:2003-04-02
申请号:CN02129868.8
申请日:2002-08-20
Applicant: 株式会社日立制作所
CPC classification number: H03K5/1534 , H03K3/356113 , H03K19/018521
Abstract: 具备接受第1信号,输出更大振幅的第2信号的差动型电平变换电路的半导体器件,上述差动型电平变换电路具有:接受第1信号的第1MISFET对;对第1MISFET对进行耐压缓和的第2MISFEET对;锁存要输出的第2信号且具有交叉耦合栅极的第3MISFET对,第2MISFET对栅极绝缘膜比第1MISFEET对栅极绝缘膜厚,第3MISFET对栅极绝缘膜比第1MISFET对栅极绝缘膜厚,第2MISFET对阈值电压的绝对值比第3MISFEET对阈值电压的绝对值小,第1MISFET对阈值电压的绝对值比第3MISFET对阈值电压的绝对值小。即便电平变换振幅差大到4倍以上也可以进行高速电平变换。
-
公开(公告)号:CN116611529A
公开(公告)日:2023-08-18
申请号:CN202211555034.8
申请日:2022-12-06
Applicant: 株式会社日立制作所
Abstract: 本发明提供一种量子比特的控制方法和量子计算机,其对于共栅极的2个量子比特选择性地进行双量子比特逻辑门操作。量子比特的控制方法在用综合控制的多个势垒晶体管对多对量子比特进行双量子比特运算时,通过对从所述多对量子比特中选择出的量子比特选择性地进行单量子比特运算,来对从所述多对量子比特中选择出的期望的量子比特对选择性地进行双量子比特运算。
-
-
-
-