-
公开(公告)号：CN110414029A
公开(公告)日：2019-11-05
申请号：CN201910256473.0
申请日：2019-03-29
Applicant: 株式会社日立制作所
IPC: G06F17/50
Abstract: 本发明提供一种控制装置的逻辑安装时的必要资源削减技术和验证技术。具备以下单元来构成半导体LSI设计装置：通过赋予功能块的运算顺序的连接信息而生成组合电路的单元，该组合电路通过组合根据应用程序规格在功能块库中定义的功能块而构成；将所述组合电路转换为能够应用于以时分方式多次使用功能块的顺序电路的运算顺序信息的单元；根据生成的运算顺序信息逆转换为组合电路的单元；验证所述组合电路和逆转换的组合电路的逻辑等价性的单元；以及结合所述运算顺序信息、所述顺序电路以及功能块的单元。
-
公开(公告)号：CN107526861B
公开(公告)日：2020-11-17
申请号：CN201710224087.4
申请日：2017-04-07
Applicant: 株式会社日立制作所
IPC: G06F30/343 , G06F30/347 , G06F115/06
Abstract: 本发明提供一种半导体LSI设计装置以及设计方法。在控制装置中，提供削减逻辑安装所需的资源的技术。为此，构成一种半导体LSI设计装置，其生成根据应用程序规格由在功能块库中所定义的功能块所构成的组合电路，并附加组合电路内的功能块的运算顺序，以使在连接到输入引脚的功能块的运算结束后开始运算，并转换为分时方式来多次使用功能块的顺序电路，提取所述顺序电路的执行时的运算顺序，判断附加到所述组合电路的运算顺序与提取出的所述运算顺序的一致。
-
公开(公告)号：CN107526861A
公开(公告)日：2017-12-29
申请号：CN201710224087.4
申请日：2017-04-07
Applicant: 株式会社日立制作所
IPC: G06F17/50
Abstract: 本发明提供一种半导体LSI设计装置以及设计方法。在控制装置中，提供削减逻辑安装所需的资源的技术。为此，构成一种半导体LSI设计装置，其生成根据应用程序规格由在功能块库中所定义的功能块所构成的组合电路，并附加组合电路内的功能块的运算顺序，以使在连接到输入引脚的功能块的运算结束后开始运算，并转换为分时方式来多次使用功能块的顺序电路，提取所述顺序电路的执行时的运算顺序，判断附加到所述组合电路的运算顺序与提取出的所述运算顺序的一致。
-
Patent Agency Ranking
公开(公告)号：CN107992018B
公开(公告)日：2020-07-03
申请号：CN201710973680.9
申请日：2017-10-19
Applicant: 株式会社日立制作所
IPC: G05B23/02
Abstract: 提供一种控制系统，该控制系统即使在基于双重化的对照中需要在不同电源系统之间转送信号的情况下也能够削减接口元件的使用数、提高装置的安装紧凑性。控制系统具备运算装置，该运算装置包括具备数据分割部的A系统运算部、具备数据分割部的B系统运算部以及具备数据结合部和对照部的A系统通信控制部，所述A系统运算部和所述B系统运算部为双重化结构，所述A系统运算部和所述B系统运算部被间隙隔开，所述A系统运算部输出的帧被转送到所述A系统通信控制部以及经由接口元件被转送到所述B系统通信控制部，所述B系统运算部输出的帧被转送到所述B系统通信控制部以及经由接口元件被转送到所述A系统通信控制部。
-
公开(公告)号：CN107506509A
公开(公告)日：2017-12-22
申请号：CN201710271230.5
申请日：2017-04-18
Applicant: 株式会社日立制作所
IPC: G06F17/50
Abstract: 本发明涉及应用逻辑及其验证方法和构成方法，提供与SIL4相当的高安全性的应用逻辑。该应用逻辑的验证方法具备：一个或多个宏逻辑，进行规定的运算；宏运算控制部，为了使宏逻辑进行运算而向宏逻辑指示开始运算；和运算数据存储区域，对数据进行存储。该应用逻辑分别针对宏逻辑、宏运算控制部、运算数据存储区域，进行基于形式验证语言的属性描述的静态验证，针对宏逻辑的至少一个，还进行基于仿真的动态验证。
-
公开(公告)号：CN110414029B
公开(公告)日：2023-06-27
申请号：CN201910256473.0
申请日：2019-03-29
Applicant: 株式会社日立制作所
IPC: G06F30/343 , G06F30/331
Abstract: 本发明提供一种控制装置的逻辑安装时的必要资源削减技术和验证技术。具备以下单元来构成半导体LSI设计装置：通过赋予功能块的运算顺序的连接信息而生成组合电路的单元，该组合电路通过组合根据应用程序规格在功能块库中定义的功能块而构成；将所述组合电路转换为能够应用于以时分方式多次使用功能块的顺序电路的运算顺序信息的单元；根据生成的运算顺序信息逆转换为组合电路的单元；验证所述组合电路和逆转换的组合电路的逻辑等价性的单元；以及结合所述运算顺序信息、所述顺序电路以及功能块的单元。
-
公开(公告)号：CN107506509B
公开(公告)日：2020-08-07
申请号：CN201710271230.5
申请日：2017-04-18
Applicant: 株式会社日立制作所
IPC: G06F30/20 , G06F30/327
Abstract: 本发明涉及应用逻辑及其验证方法和构成方法，提供与SIL4相当的高安全性的应用逻辑。该应用逻辑的验证方法具备：一个或多个宏逻辑，进行规定的运算；宏运算控制部，为了使宏逻辑进行运算而向宏逻辑指示开始运算；和运算数据存储区域，对数据进行存储。该应用逻辑分别针对宏逻辑、宏运算控制部、运算数据存储区域，进行基于形式验证语言的属性描述的静态验证，针对宏逻辑的至少一个，还进行基于仿真的动态验证。
-
公开(公告)号：CN107992018A
公开(公告)日：2018-05-04
申请号：CN201710973680.9
申请日：2017-10-19
Applicant: 株式会社日立制作所
IPC: G05B23/02
Abstract: 提供一种控制系统，该控制系统即使在基于双重化的对照中需要在不同电源系统之间转送信号的情况下也能够削减接口元件的使用数、提高装置的安装紧凑性。控制系统具备运算装置，该运算装置包括具备数据分割部的A系统运算部、具备数据分割部的B系统运算部以及具备数据结合部和对照部的A系统通信控制部，所述A系统运算部和所述B系统运算部为双重化结构，所述A系统运算部和所述B系统运算部被间隙隔开，所述A系统运算部输出的帧被转送到所述A系统通信控制部以及经由接口元件被转送到所述B系统通信控制部，所述B系统运算部输出的帧被转送到所述B系统通信控制部以及经由接口元件被转送到所述A系统通信控制部。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
