-
公开(公告)号：CN107506509A
公开(公告)日：2017-12-22
申请号：CN201710271230.5
申请日：2017-04-18
Applicant: 株式会社日立制作所
IPC: G06F17/50
Abstract: 本发明涉及应用逻辑及其验证方法和构成方法，提供与SIL4相当的高安全性的应用逻辑。该应用逻辑的验证方法具备：一个或多个宏逻辑，进行规定的运算；宏运算控制部，为了使宏逻辑进行运算而向宏逻辑指示开始运算；和运算数据存储区域，对数据进行存储。该应用逻辑分别针对宏逻辑、宏运算控制部、运算数据存储区域，进行基于形式验证语言的属性描述的静态验证，针对宏逻辑的至少一个，还进行基于仿真的动态验证。
-
公开(公告)号：CN113778025B
公开(公告)日：2024-04-30
申请号：CN202110610898.4
申请日：2021-06-01
Applicant: 株式会社日立制作所
IPC: G05B19/418
Abstract: 本发明涉及分散系统，是边缘设备与边缘设备外部的计算机协作来应对边缘设备内的控制器的内部状态的技术。分散系统具有作为能够自动运转的移动体或设备的边缘设备和诊断数据计算机。而且，所述边缘设备具有用于自动运转的移动机构或工作机构、以及控制所述移动机构或所述工作机构的边缘内控制器。在此，所述诊断数据计算机接收表示所述边缘内控制器内的内部状态的诊断数据。
-
公开(公告)号：CN115114015A
公开(公告)日：2022-09-27
申请号：CN202111528894.8
申请日：2021-12-14
Applicant: 株式会社日立制作所
IPC: G06F9/50
Abstract: 本发明提供一种分布式系统及诊断方法。该分布式系统包括：作为可自动操作的移动体或设备的边缘系统、以及能够与所述边缘系统通信的诊断数据计算机。所述边缘系统具有用于操作的机构单元、控制所述机构单元的边缘内控制器、以及能够经由车载网络与所述边缘内控制器通信的诊断控制器。所述诊断控制器根据第一诊断序列集获取诊断数据，并将该诊断数据发送到所述诊断数据计算机。所述诊断数据计算机基于诊断数据将更新到第二诊断序列集的诊断更新通知发送到所述诊断控制器。所述诊断控制器执行从所述第一诊断序列集到所述第二诊断序列集的更新。
-
公开(公告)号：CN113778025A
公开(公告)日：2021-12-10
申请号：CN202110610898.4
申请日：2021-06-01
Applicant: 株式会社日立制作所
IPC: G05B19/418
Abstract: 本发明涉及分散系统，是边缘设备与边缘设备外部的计算机协作来应对边缘设备内的控制器的内部状态的技术。分散系统具有作为能够自动运转的移动体或设备的边缘设备和诊断数据计算机。而且，所述边缘设备具有用于自动运转的移动机构或工作机构、以及控制所述移动机构或所述工作机构的边缘内控制器。在此，所述诊断数据计算机接收表示所述边缘内控制器内的内部状态的诊断数据。
-
公开(公告)号：CN107526861B
公开(公告)日：2020-11-17
申请号：CN201710224087.4
申请日：2017-04-07
Applicant: 株式会社日立制作所
IPC: G06F30/343 , G06F30/347 , G06F115/06
Abstract: 本发明提供一种半导体LSI设计装置以及设计方法。在控制装置中，提供削减逻辑安装所需的资源的技术。为此，构成一种半导体LSI设计装置，其生成根据应用程序规格由在功能块库中所定义的功能块所构成的组合电路，并附加组合电路内的功能块的运算顺序，以使在连接到输入引脚的功能块的运算结束后开始运算，并转换为分时方式来多次使用功能块的顺序电路，提取所述顺序电路的执行时的运算顺序，判断附加到所述组合电路的运算顺序与提取出的所述运算顺序的一致。
-
Patent Agency Ranking
公开(公告)号：CN107526861A
公开(公告)日：2017-12-29
申请号：CN201710224087.4
申请日：2017-04-07
Applicant: 株式会社日立制作所
IPC: G06F17/50
Abstract: 本发明提供一种半导体LSI设计装置以及设计方法。在控制装置中，提供削减逻辑安装所需的资源的技术。为此，构成一种半导体LSI设计装置，其生成根据应用程序规格由在功能块库中所定义的功能块所构成的组合电路，并附加组合电路内的功能块的运算顺序，以使在连接到输入引脚的功能块的运算结束后开始运算，并转换为分时方式来多次使用功能块的顺序电路，提取所述顺序电路的执行时的运算顺序，判断附加到所述组合电路的运算顺序与提取出的所述运算顺序的一致。
-
公开(公告)号：CN110414029B
公开(公告)日：2023-06-27
申请号：CN201910256473.0
申请日：2019-03-29
Applicant: 株式会社日立制作所
IPC: G06F30/343 , G06F30/331
Abstract: 本发明提供一种控制装置的逻辑安装时的必要资源削减技术和验证技术。具备以下单元来构成半导体LSI设计装置：通过赋予功能块的运算顺序的连接信息而生成组合电路的单元，该组合电路通过组合根据应用程序规格在功能块库中定义的功能块而构成；将所述组合电路转换为能够应用于以时分方式多次使用功能块的顺序电路的运算顺序信息的单元；根据生成的运算顺序信息逆转换为组合电路的单元；验证所述组合电路和逆转换的组合电路的逻辑等价性的单元；以及结合所述运算顺序信息、所述顺序电路以及功能块的单元。
-
公开(公告)号：CN107506509B
公开(公告)日：2020-08-07
申请号：CN201710271230.5
申请日：2017-04-18
Applicant: 株式会社日立制作所
IPC: G06F30/20 , G06F30/327
Abstract: 本发明涉及应用逻辑及其验证方法和构成方法，提供与SIL4相当的高安全性的应用逻辑。该应用逻辑的验证方法具备：一个或多个宏逻辑，进行规定的运算；宏运算控制部，为了使宏逻辑进行运算而向宏逻辑指示开始运算；和运算数据存储区域，对数据进行存储。该应用逻辑分别针对宏逻辑、宏运算控制部、运算数据存储区域，进行基于形式验证语言的属性描述的静态验证，针对宏逻辑的至少一个，还进行基于仿真的动态验证。
-
公开(公告)号：CN113672377A
公开(公告)日：2021-11-19
申请号：CN202110510303.8
申请日：2021-05-11
Applicant: 株式会社日立制作所
Abstract: 本发明提供一种程序生成装置、并行运算设备以及计算机可读记录介质，不导致并行运算设备的硬件资源的冗余化且抑制吞吐量下降而检测控制系统的错误。输入用于使具有多个运算组的并行运算设备执行并行运算的程序。该程序具有分别规定了构成预定处理的应用运算、冗余运算(被分配给作为诊断对象的运算组中的剩余核的运算，是应用运算的冗余运算)、和诊断运算(被分配给诊断用的运算组中的剩余核的运算，是两个以上的诊断对象的运算组进行的相同的冗余运算的结果的比较)的信息。剩余核是未被分配应用运算的核。
-
公开(公告)号：CN110414029A
公开(公告)日：2019-11-05
申请号：CN201910256473.0
申请日：2019-03-29
Applicant: 株式会社日立制作所
IPC: G06F17/50
Abstract: 本发明提供一种控制装置的逻辑安装时的必要资源削减技术和验证技术。具备以下单元来构成半导体LSI设计装置：通过赋予功能块的运算顺序的连接信息而生成组合电路的单元，该组合电路通过组合根据应用程序规格在功能块库中定义的功能块而构成；将所述组合电路转换为能够应用于以时分方式多次使用功能块的顺序电路的运算顺序信息的单元；根据生成的运算顺序信息逆转换为组合电路的单元；验证所述组合电路和逆转换的组合电路的逻辑等价性的单元；以及结合所述运算顺序信息、所述顺序电路以及功能块的单元。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
