公开(公告)号：CN1897284A

公开(公告)日：2007-01-17

申请号：CN200610009369.4

申请日：2006-02-28

Applicant: 株式会社日立制作所

Inventor： 伊藤清男 ,  土屋龙太 ,  河原尊之

IPC: H01L27/12 ,  H03K19/00

CPC classification number: H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78648 ,  H03K19/0027 ,  H03K19/00384 ,  H03K19/018585

Abstract: 一种低电压、低消耗功率、高速化或小型化的CMOS电路。在采用通过阱来控制反向栅极的FD－SOI的电路(INV)中，形成采用了使阱的电压振幅比栅极的输入电压振幅大，增强型和耗尽型动态地改变的MOST的电路。

公开(公告)号：CN103548149A

公开(公告)日：2014-01-29

申请号：CN201180070975.6

申请日：2011-05-25

Applicant: 株式会社日立制作所

Inventor： 渡边敬司 ,  土屋龙太 ,  服部孝司 ,  松村三江子

IPC: H01L31/0236

CPC classification number: H01L31/035281 ,  H01L31/02366 ,  H01L31/03529 ,  Y02E10/50 ,  H01L31/0236

Abstract: 为了实现作为表面结构具有能够在太阳光的较宽的波长域防止反射的纳米柱阵列结构的太阳能电池单元，具有基板(1)、与基板(1)连接的直径(D1)的纳米柱(11)以及与基板(1)连接的直径(D2)的纳米柱(12)，其特征在于(D1)＜(D2)。由直径不同的两种纳米柱构成的纳米柱阵列结构(21)兼具备由直径(D1)的纳米柱(11)构成的纳米柱阵列结构的反射率的极小点和由直径(D2)的纳米柱(12)构成的纳米柱阵列结构的反射率的极小点，因此能够实现太阳光的较宽的波长域的防止反射。

公开(公告)号：CN101281929A

公开(公告)日：2008-10-08

申请号：CN200810086880.3

申请日：2006-02-28

Applicant: 株式会社日立制作所

Inventor： 伊藤清男 ,  土屋龙太 ,  河原尊之

IPC: H01L29/786 ,  H01L29/423 ,  H01L27/12

CPC classification number: H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78648 ,  H03K19/0027 ,  H03K19/00384 ,  H03K19/018585

Abstract: 一种低电压、低消耗功率、高速化或小型化的CMOS电路。在采用通过阱来控制反向栅极的FD－SOI的电路(INV)中，形成采用了使阱的电压振幅比栅极的输入电压振幅大，增强型和耗尽型动态地改变的MOST的电路。

公开(公告)号：CN116611529A

公开(公告)日：2023-08-18

申请号：CN202211555034.8

申请日：2022-12-06

Applicant: 株式会社日立制作所

Inventor： 新海刚 ,  土屋龙太 ,  菅野雄介

IPC: G06N10/60 ,  G06N10/20

Abstract: 本发明提供一种量子比特的控制方法和量子计算机，其对于共栅极的2个量子比特选择性地进行双量子比特逻辑门操作。量子比特的控制方法在用综合控制的多个势垒晶体管对多对量子比特进行双量子比特运算时，通过对从所述多对量子比特中选择出的量子比特选择性地进行单量子比特运算，来对从所述多对量子比特中选择出的期望的量子比特对选择性地进行双量子比特运算。

公开(公告)号：CN101281929B

公开(公告)日：2010-10-13

申请号：CN200810086880.3

申请日：2006-02-28

Applicant: 株式会社日立制作所

Inventor： 伊藤清男 ,  土屋龙太 ,  河原尊之

IPC: H01L29/786 ,  H01L29/423 ,  H01L27/12

CPC classification number: H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78648 ,  H03K19/0027 ,  H03K19/00384 ,  H03K19/018585

Abstract: 一种低电压、低消耗功率、高速化或小型化的CMOS电路。在采用通过阱来控制反向栅极的FD-SOI的电路(INV)中，形成采用了使阱的电压振幅比栅极的输入电压振幅大，增强型和耗尽型动态地改变的MOST的电路。

公开(公告)号：CN100511688C

公开(公告)日：2009-07-08

申请号：CN200610009369.4

申请日：2006-02-28

Applicant: 株式会社日立制作所

Inventor： 伊藤清男 ,  土屋龙太 ,  河原尊之

IPC: H01L27/12 ,  H03K19/00

CPC classification number: H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78648 ,  H03K19/0027 ,  H03K19/00384 ,  H03K19/018585

Abstract: 一种低电压、低消耗功率、高速化或小型化的CMOS电路。在采用通过阱来控制反向栅极的FD-SOI的电路(INV)中，形成采用了使阱的电压振幅比栅极的输入电压振幅大，增强型和耗尽型动态地改变的MOST的电路。