-
公开(公告)号：CN101131860A
公开(公告)日：2008-02-27
申请号：CN200710162431.8
申请日：2002-06-11
Applicant: 株式会社日立制作所
IPC: G11C7/10
CPC classification number: G06F12/0246 , G11C5/02 , G11C5/025 , G11C5/04 , G11C11/005 , G11C11/406 , G11C11/40603 , G11C11/40607 , G11C11/412 , G11C16/10 , G11C16/26 , G11C16/32 , G11C29/70
Abstract: 本发明提供一种存储容量大且可高速读取、写入的ROM及存储容量大且数据保持电流少的RAM。本发明的半导体存储装置包括：非易失性存储器，其具有第1读取时间；随机存取存储器，其具有读取时间较所述第1读取时间短100倍以上的第2读取时间；控制电路，其与所述非易失性存储器及所述随机存取存储器连接，用于控制对所述随机存取存储器及所述非易失性存储器的存取；及多个输入输出端子，与所述控制电路连接，其中所述控制电路按照从所述多个输入输出端子输入的信号，控制所述非易失性存储器和所述随机存取存储器之间的数据传送。
-
公开(公告)号：CN100350393C
公开(公告)日：2007-11-21
申请号：CN02122786.1
申请日：2002-06-11
Applicant: 株式会社日立制作所
IPC: G06F12/06
Abstract: 本发明提供一种存储容量大且可高速读取、写入的ROM及存储容量大且数据保持电流少的RAM。本发明的半导体存储装置包括：非易失性存储器，其具有第1读取时间；随机存取存储器，其具有读取时间较所述第1读取时间短100倍以上的第2读取时间；控制电路，其与所述非易失性存储器及所述随机存取存储器连接，用于控制对所述随机存取存储器及所述非易失性存储器的存取；及多个输入输出端子，与所述控制电路连接，其中所述控制电路按照从所述多个输入输出端子输入的信号，控制所述非易失性存储器和所述随机存取存储器之间的数据传送。
-
公开(公告)号：CN1624802A
公开(公告)日：2005-06-08
申请号：CN200410100391.0
申请日：1999-06-30
Applicant: 株式会社日立制作所
IPC: G11C11/407 , G11C7/00
CPC classification number: G11C7/1006 , G06F12/0215 , G06F12/0893 , G06F13/161 , G06F2212/3042 , G11C7/065 , G11C11/4091 , G11C11/4093 , G11C2207/104 , G11C2207/2245
Abstract: 半导体存储器和高速缓存器，为使多存储体的存储器的快速存取(与前存取的字线不同的读出存取)高速化，使用多存储体构成的宏存储器，并将数据保持在各存储体的读出放大器中，当存取命中该保持数据时，输出锁存的数据，从而高速化。即使各存储体有读出放大器高速缓存功能。为进一步提高这种命中率，在存取宏存储器后，存取控制电路先行发生下一地址(加上规定的位移地址)，并把它预先读出到其它存储体的读出放大器中。
-
公开(公告)号：CN1185580C
公开(公告)日：2005-01-19
申请号：CN99108899.9
申请日：1999-06-30
Applicant: 株式会社日立制作所
CPC classification number: G11C7/1006 , G06F12/0215 , G06F12/0893 , G06F13/161 , G06F2212/3042 , G11C7/065 , G11C11/4091 , G11C11/4093 , G11C2207/104 , G11C2207/2245
Abstract: 为使多存储体的存储器的快速存取(与前存取的字线不同的读出存取)高速化，使用多存储体构成的宏存储器，并将数据保持在各存储体的读出放大器中，当存取命中该保持数据时，输出锁存的数据，从而高速化。即使各存储体有读出放大器高速缓存功能。为进一步提高这种命中率，在存取宏存储器后，存取控制电路先行发生下一地址(加上规定的位移地址)，并把它预先读出到其它存储体的读出放大器中。
-
公开(公告)号：CN101840376B
公开(公告)日：2016-03-30
申请号：CN201010158285.3
申请日：2007-05-16
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G06F12/06
CPC classification number: G06F12/0623 , Y02D10/13
Abstract: 本发明提供一种存储器模块，其目的在于提供一种高速且低成本、能够确保存储器容量的扩充性的便于使用的信息系统装置。构成包含信息处理装置、易失性存储器、非易失性存储器的信息处理系统。使信息处理装置、易失性存储器、非易失性存储器串联连接，减少连接信号数，由此既保证存储器容量的扩张性又谋求高速化。把非易失性存储器的数据向易失性存储器传送时，进行纠错，谋求可靠性的提高。把由多个芯片构成的信息处理系统作为各芯片相互层叠配置，通过球网格阵列(BGA)和芯片间的焊接来进行布线，由此构成信息处理系统和模块。
-
Patent Agency Ranking
公开(公告)号：CN104615547A
公开(公告)日：2015-05-13
申请号：CN201510066258.6
申请日：2007-05-16
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G06F12/06
CPC classification number: G06F12/0623 , Y02D10/13
Abstract: 本发明提供一种存储器模块，其目的在于提供一种高速且低成本、能够确保存储器容量的扩充性的便于使用的信息系统装置。构成包含信息处理装置、易失性存储器、非易失性存储器的信息处理系统。使信息处理装置、易失性存储器、非易失性存储器串联连接，减少连接信号数，由此既保证存储器容量的扩张性又谋求高速化。把非易失性存储器的数据向易失性存储器传送时，进行纠错，谋求可靠性的提高。把由多个芯片构成的信息处理系统作为各芯片相互层叠配置，通过球网格阵列(BGA)和芯片间的焊接来进行布线，由此构成信息处理系统和模块。
-
公开(公告)号：CN101840376A
公开(公告)日：2010-09-22
申请号：CN201010158285.3
申请日：2007-05-16
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G06F12/06
CPC classification number: G06F12/0623 , Y02D10/13
Abstract: 本发明提供一种存储器模块，其目的在于提供一种高速且低成本、能够确保存储器容量的扩充性的便于使用的信息系统装置。构成包含信息处理装置、易失性存储器、非易失性存储器的信息处理系统。使信息处理装置、易失性存储器、非易失性存储器串联连接，减少连接信号数，由此既保证存储器容量的扩张性又谋求高速化。把非易失性存储器的数据向易失性存储器传送时，进行纠错，谋求可靠性的提高。把由多个芯片构成的信息处理系统作为各芯片相互层叠配置，通过球网格阵列(BGA)和芯片间的焊接来进行布线，由此构成信息处理系统和模块。
-
公开(公告)号：CN101127238A
公开(公告)日：2008-02-20
申请号：CN200710152877.2
申请日：2002-06-11
Applicant: 株式会社日立制作所
IPC: G11C11/00
CPC classification number: G06F12/0246 , G11C5/02 , G11C5/025 , G11C5/04 , G11C11/005 , G11C11/406 , G11C11/40603 , G11C11/40607 , G11C11/412 , G11C16/10 , G11C16/26 , G11C16/32 , G11C29/70
Abstract: 本发明提供一种存储容量大且可高速读取、写入的ROM及存储容量大且数据保持电流少的RAM。本发明的半导体存储装置包括：非易失性存储器，其具有第1读取时间；随机存取存储器，其具有读取时间较所述第1读取时间短100倍以上的第2读取时间；控制电路，其与所述非易失性存储器及所述随机存取存储器连接，用于控制对所述随机存取存储器及所述非易失性存储器的存取；及多个输入输出端子，与所述控制电路连接，其中所述控制电路按照从所述多个输入输出端子输入的信号，控制所述非易失性存储器和所述随机存取存储器之间的数据传送。
-
公开(公告)号：CN1482619A
公开(公告)日：2004-03-17
申请号：CN03149427.7
申请日：2003-06-18
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: G11C16/02 , G11C11/401
CPC classification number: G06F11/1068 , G06F12/0638 , Y02D10/13
Abstract: 提供了一种使用动态随机存取存储器和闪存的系统和方法。在一个示例中，该系统包括：非易失性存储器；同步动态随机存取存储器；包括控制电路的多个电路，该控制电路与非易失性存储器和同步动态随机存取存储器耦合，并且控制对非易失性存储器和同步动态随机存取存储器的存取；和多个与所述电路耦合的输入/输出端子，其中在从非易失性存储器到同步动态随机存取存储器的数据传输中校正了错误的数据被传输。
-
公开(公告)号：CN101075217B
公开(公告)日：2015-03-18
申请号：CN200710103845.3
申请日：2007-05-16
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
CPC classification number: G06F12/0623 , Y02D10/13
Abstract: 本发明提供一种存储器模块，其目的在于提供一种高速且低成本、能够确保存储器容量的扩充性的便于使用的信息系统装置。构成包含信息处理装置、易失性存储器、非易失性存储器的信息处理系统。使信息处理装置、易失性存储器、非易失性存储器串联连接，减少连接信号数，由此既保证存储器容量的扩张性又谋求高速化。把非易失性存储器的数据向易失性存储器传送时，进行纠错，谋求可靠性的提高。把由多个芯片构成的信息处理系统作为各芯片相互层叠配置，通过球网格阵列(BGA)和芯片间的焊接来进行布线，由此构成信息处理系统和模块。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.022 seconds)
