公开(公告)号：CN103000492A

公开(公告)日：2013-03-27

申请号：CN201210068462.8

申请日：2012-03-15

Applicant: 株式会社东芝

Inventor： 甲斐健一郎 ,  菅原秀人

IPC: H01L21/02 ,  H01L33/00

CPC classification number: H01L21/0254 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0262 ,  H01L21/02658 ,  H01L33/007

Abstract: 依据一个实施方案，一种执着堆叠的氮化物半导体结构的方法包括在基材的第二表面上形成第一保护薄膜，在基材的第一表面上形成第一氮化物半导体层，在第一氮化物半导体层上形成第二保护薄膜，去除第一保护薄膜，露出基材的第二表面，在基材的第二表面上形成第二氮化物半导体层，和去除第二保护薄膜，露出第二氮化物半导体层的表面。

公开(公告)号：CN1331244C

公开(公告)日：2007-08-08

申请号：CN03110224.7

申请日：2003-04-07

Applicant: 株式会社东芝

Inventor： 菅原秀人 ,  渡边幸雄 ,  阿部洋久 ,  绀野邦明

IPC: H01L33/00

CPC classification number: H01L33/20 ,  H01L33/0079 ,  H01L33/16 ,  H01L33/22 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/10155 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种高亮度半导体元件及其制造方法。一种半导体元件的制造方法，具有以下步骤：在具有第1面和与第1面相对且面积比上述第1面小的第2面的GaP衬底的上述第1面上，形成发射能透过上述GaP衬底的波长λ的光的发光层；在上述GaP衬底，形成朝上述第2面变窄、相互以大致相等的角度倾斜的多个侧面；及在上述多个侧面形成高度不小于0.1λ、不大于3λ的多个凹凸。还提供一种通过该方法得到的半导体发光元件。

公开(公告)号：CN1848452A

公开(公告)日：2006-10-18

申请号：CN200610074303.3

申请日：2006-04-05

Applicant: 株式会社东芝

Inventor： 菅原秀人 ,  本乡智惠

IPC: H01L29/207 ,  H01L29/737 ,  H01L21/205 ,  C23C16/44 ,  C23C16/34

CPC classification number: H01L29/7371 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/36 ,  H01L29/66318 ,  H01L29/66462 ,  H01L33/025 ,  H01L33/305 ,  H01S5/22 ,  H01S5/32341

Abstract: 本发明提供了一种氮化镓类半导体元件，其特征在于，具备掺杂了镁的第一氮化镓类半导体膜、和在所述第一氮化镓类半导体膜之上设置的、掺杂了镁的第二氮化镓类半导体膜；在所述第一氮化镓类半导体膜中，镁浓度分布和氢浓度分布实质上是平坦的，而且镁浓度被保持为比氢浓度高；在所述第二氮化镓类半导体膜中，设置有朝着表面方向镁浓度减少而氢浓度增大的区域，在所述区域中的镁浓度被保持为比氢浓度高，同时还比所述第一氮化镓类半导体膜中的镁浓度高。

公开(公告)号：CN1224113C

公开(公告)日：2005-10-19

申请号：CN02105300.6

申请日：2002-01-25

Applicant: 株式会社东芝

Inventor： 菅原秀人 ,  新田康一 ,  佐伯亮 ,  近藤且章 ,  岩本昌伸

IPC: H01L33/00

CPC classification number: H01L33/08 ,  H01L27/15

Abstract: 提供一种半导体发光元件，不需要复杂的制造工序和制造技术就可大幅度提高光取出效率。该半导体发光元件，包括：通过注入电流产生第一发光的有源层；以及吸收所述第一发光的一部分、产生中心波长比所述第一发光的长的第二发光的吸收发光部，且所述第一发光的中心波长和所述第二发光的中心波长之差，在其混合光的发光光谱不丧失单峰性的范围内。

公开(公告)号：CN1196205C

公开(公告)日：2005-04-06

申请号：CN01121846.0

申请日：2001-06-29

Applicant: 株式会社东芝

Inventor： 冈崎治彦 ,  菅原秀人

IPC: H01L33/00

CPC classification number: H01L33/40 ,  H01L24/73 ,  H01L33/32 ,  H01L33/405 ,  H01L2224/05001 ,  H01L2224/05023 ,  H01L2224/0508 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16145 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49107 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/12041 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

Abstract: 提供一种半导体发光元件，可提高外部量子效率、降低动作电压并提高可靠性。该半导体发光元件的特征在于，包括：在半导体衬底上设置的第一导电型的第一半导体层；在上述第一半导体层上设置的发生并放出自然光的活性层；在上述活性层上设置的第二导电型的第二半导体层；仅在上述半导体衬底的内面边缘部分设置的第一电极；以及以位于上述第二半导体层的中央部分的方式设置的第二电极，且该半导体发光元件在设置有上述第二电极的一侧进行安装，主要从上述半导体衬底的内面侧取出光。

公开(公告)号：CN1591923A

公开(公告)日：2005-03-09

申请号：CN200410079795.6

申请日：2001-03-09

Applicant: 株式会社东芝

Inventor： 菅原秀人 ,  新田康一 ,  阿部洋久 ,  绀野邦明 ,  出井康夫

IPC: H01L33/00

CPC classification number: H01L33/30 ,  H01L25/0756 ,  H01L33/0079 ,  H01L33/32 ,  H01L33/502 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 色调偏差小的半导体发光器件及其制造方法。包括半导体发光元件(包含由电流注入发射第一波长的光的有源区)以及至少一个半导体叠层体(结合到上述半导体发光元件上、包含由上述第一波长的光激发、发射第二波长的光的发光层)，将上述第一波长的光与上述第二波长的光混合输出的半导体发光器件。作为制造这种半导体发光器件的方法，提供一种首先采用适合于形成有源区的第一衬底构成上述半导体发光元件，其次采用适合于形成发光层的第二衬底构成上述半导体叠层体，然后将二者结合的方法。

公开(公告)号：CN115084326A

公开(公告)日：2022-09-20

申请号：CN202110965770.X

申请日：2021-08-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 田中明 ,  菅原秀人 ,  近藤且章 ,  岩本昌伸 ,  矶本建次 ,  大塚洋昭

IPC: H01L33/06 ,  H01L33/30 ,  H01L33/12 ,  H01L25/16

Abstract: 实施方式涉及半导体发光装置及光耦合装置。实施方式的半导体发光装置具备基板、第1导电型的第1半导体层、活性层和第2导电型的第2半导体层。上述基板具有第1能带隙。上述第1半导体层设在上述基板上，具有比上述第1能带隙宽的第2能带隙。上述活性层设在上述第1半导体层上，包括具有比上述第1及第2能带隙窄的第3能带隙的量子阱层和设在上述第1半导体层与上述量子阱层之间的第1势垒层。上述第2半导体层设在上述活性层上。上述基板的折射率比上述第1半导体层的折射率大，上述第1半导体层的折射率与上述第1势垒层的折射率相同或比上述第1势垒层的折射率大。

公开(公告)号：CN112420886A

公开(公告)日：2021-02-26

申请号：CN202010017050.6

申请日：2020-01-08

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 菅原秀人

IPC: H01L33/06 ,  H01L33/30

Abstract: 本发明的实施方式提供发光光谱的半值宽度窄并且长时间工作中的可靠性提高的半导体发光器件。实施方式的半导体发光器件具有基板和多量子阱层。上述多量子阱层设置于上述基板上，包含3个以上的InGaAs阱层和夹在2个InGaAs阱层中的多个势垒层。上述多个势垒层包含混晶比不同的至少2个区域或厚度不同的至少2个区域。

公开(公告)号：CN110911471A

公开(公告)日：2020-03-24

申请号：CN201910121475.9

申请日：2019-02-19

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 小野升太郎 ,  菅原秀人 ,  大田浩史 ,  一条尚生 ,  山下浩明

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明的半导体装置具有：第1电极；第1导电型的第1半导体区域；第2半导体区域，设于第1半导体区域的一部分上。第3半导体区域，设于第1半导体区域的其它的一部分上，在第2方向上和第2半导体区域的至少一部分并列。第4半导体区域，设于第1与第3半导体区域间的至少一部分。第5半导体区域设于第1与第4半导体区域间，其中的第1导电型杂质浓度低于第4半导体区域。第6半导体区域设于第3半导体区域上，其中的第2导电型杂质浓度高于第3半导体区域。第7半导体区域选择性地设于第6半导体区域上。栅极电极，隔着栅极绝缘层与第2、第6及第7半导体区域对置。第2电极，设于第6及第7半导体区域上，与第6及第7半导体区域电连接。

公开(公告)号：CN110854197A

公开(公告)日：2020-02-28

申请号：CN201811621023.9

申请日：2018-12-28

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 山下浩明 ,  小野升太郎 ,  一条尚生 ,  菅原秀人 ,  大田浩史

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 实施方式的半导体装置具备：半导体部，包含第1导电型的第1半导体层和第2导电型的第2半导体层；第2电极，设置于上述半导体部的表面上的第1电极；及控制电极，设置于上述半导体部的内面上；设置于上述半导体部和上述第1电极之间。上述第2半导体层在沿上述半导体部的表面的第1方向上，位于上述第1半导体层的一部分和上述第1半导体层的其他的一部分之间。上述半导体部还包含，第2导电型的第3半导体层和第1导电型的第4半导体层。上述第3半导体层具有：位于上述第1半导体层的上述一部分中的第1端部；和位于上述第2半导体层中的第2端部，上述第4半导体层设置于上述第3半导体层的上述第2端部。