-
公开(公告)号：CN116544224A
公开(公告)日：2023-08-04
申请号：CN202210863064.9
申请日：2022-07-21
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式提供在高温的工作环境具有高可靠性的半导体发光器件及光耦合器。实施方式的半导体发光器件具备：立方晶的砷化镓(GaAs)基板、设置于上述GaAs基板上的包含由组成式InxGa1‑xAs(0＜x＜1)表示的砷化铟镓(InGaAs)的发光层、以及位于上述GaAs基板与上述发光层之间、且设置于相对于上述立方晶的(100)面倾斜的上述GaAs基板的表面上的半导体多层膜。上述半导体多层膜包含在与上述GaAs基板的上述表面垂直的方向上交替层叠的第一层及第二层，上述第一层具有与上述第二层不同的组成。
-
公开(公告)号：CN113394275A
公开(公告)日：2021-09-14
申请号：CN202010798554.6
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/45 , H01L21/285
Abstract: 本发明的实施方式的半导体装置具备：包含n型杂质的III‑V族半导体层；第1导电层，所述第1导电层设置于III‑V族半导体层上，包含Ti(钛)及可成为III‑V族半导体层的p型杂质的第1元素，且具有第1区域和第1元素浓度高于第1区域的第2区域；和设置于第1导电层上的第2导电层。
-
公开(公告)号：CN113394275B
公开(公告)日：2025-05-23
申请号：CN202010798554.6
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H10D64/62 , H01L21/285
Abstract: 本发明的实施方式的半导体装置具备：包含n型杂质的III‑V族半导体层；第1导电层，所述第1导电层设置于III‑V族半导体层上，包含Ti(钛)及可成为III‑V族半导体层的p型杂质的第1元素，且具有第1区域和第1元素浓度高于第1区域的第2区域；和设置于第1导电层上的第2导电层。
-
公开(公告)号：CN119698143A
公开(公告)日：2025-03-25
申请号：CN202410259200.2
申请日：2024-03-07
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 菅原秀人
IPC: H10H20/84 , H10H20/01 , H10H20/819
Abstract: 本发明的实施方式涉及半导体发光装置及其制造方法。半导体发光装置包含发光层、半导体基板和多层膜部。上述半导体基板包含立方晶的砷化镓(GaAs)。上述半导体基板具有基板下表面和基板上表面。上述基板上表面位于上述发光层与上述基板下表面之间，相对于上述立方晶的(100)面倾斜。上述多层膜部包含第1层和第2层。上述第1层位于上述基板上表面与上述发光层之间，具有沿着上述基板上表面而延伸的第1面。上述第2层位于上述第1面与上述发光层之间，与上述第1面相接触，具有和与第1面相接触的面相反侧的第2面。上述第2面的凹凸大于上述第1面的凹凸。来自上述发光层的光在上述多层膜部中通过后被放射。
-
公开(公告)号：CN115084326B
公开(公告)日：2024-12-20
申请号：CN202110965770.X
申请日：2021-08-23
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及半导体发光装置及光耦合装置。实施方式的半导体发光装置具备基板、第1导电型的第1半导体层、活性层和第2导电型的第2半导体层。上述基板具有第1能带隙。上述第1半导体层设在上述基板上，具有比上述第1能带隙宽的第2能带隙。上述活性层设在上述第1半导体层上，包括具有比上述第1及第2能带隙窄的第3能带隙的量子阱层和设在上述第1半导体层与上述量子阱层之间的第1势垒层。上述第2半导体层设在上述活性层上。上述基板的折射率比上述第1半导体层的折射率大，上述第1半导体层的折射率与上述第1势垒层的折射率相同或比上述第1势垒层的折射率大。
-
Patent Agency Ranking
公开(公告)号：CN112447888A
公开(公告)日：2021-03-05
申请号：CN202010145989.0
申请日：2020-03-05
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式提供一种降低晶片面内的光输出的变动的光半导体元件。实施方式的光半导体元件具有基板、发光层、和分布布拉格反射器。发光层具有AlGaAs多量子阱层。分布布拉格反射器设置在基板与发光层之间，周期性地层叠了第1层与第2层的对。第1层包含AlxGa1－xAs，第2层包含Inz(AlyGa1－y)1－zP。第1层的折射率n1比第2层的折射率n2高。以所述分布布拉格反射器的反射率的波长分布中的频带的中心波长为λ0，第1层具有比λ0/(4n1)大的厚度。第2层具有比λ0/(4n2)小的厚度。
-
公开(公告)号：CN115084326A
公开(公告)日：2022-09-20
申请号：CN202110965770.X
申请日：2021-08-23
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及半导体发光装置及光耦合装置。实施方式的半导体发光装置具备基板、第1导电型的第1半导体层、活性层和第2导电型的第2半导体层。上述基板具有第1能带隙。上述第1半导体层设在上述基板上，具有比上述第1能带隙宽的第2能带隙。上述活性层设在上述第1半导体层上，包括具有比上述第1及第2能带隙窄的第3能带隙的量子阱层和设在上述第1半导体层与上述量子阱层之间的第1势垒层。上述第2半导体层设在上述活性层上。上述基板的折射率比上述第1半导体层的折射率大，上述第1半导体层的折射率与上述第1势垒层的折射率相同或比上述第1势垒层的折射率大。
-
公开(公告)号：CN112420886A
公开(公告)日：2021-02-26
申请号：CN202010017050.6
申请日：2020-01-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 菅原秀人
Abstract: 本发明的实施方式提供发光光谱的半值宽度窄并且长时间工作中的可靠性提高的半导体发光器件。实施方式的半导体发光器件具有基板和多量子阱层。上述多量子阱层设置于上述基板上，包含3个以上的InGaAs阱层和夹在2个InGaAs阱层中的多个势垒层。上述多个势垒层包含混晶比不同的至少2个区域或厚度不同的至少2个区域。
-
公开(公告)号：CN110911471A
公开(公告)日：2020-03-24
申请号：CN201910121475.9
申请日：2019-02-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 本发明的半导体装置具有：第1电极；第1导电型的第1半导体区域；第2半导体区域，设于第1半导体区域的一部分上。第3半导体区域，设于第1半导体区域的其它的一部分上，在第2方向上和第2半导体区域的至少一部分并列。第4半导体区域，设于第1与第3半导体区域间的至少一部分。第5半导体区域设于第1与第4半导体区域间，其中的第1导电型杂质浓度低于第4半导体区域。第6半导体区域设于第3半导体区域上，其中的第2导电型杂质浓度高于第3半导体区域。第7半导体区域选择性地设于第6半导体区域上。栅极电极，隔着栅极绝缘层与第2、第6及第7半导体区域对置。第2电极，设于第6及第7半导体区域上，与第6及第7半导体区域电连接。
-
公开(公告)号：CN110854197A
公开(公告)日：2020-02-28
申请号：CN201811621023.9
申请日：2018-12-28
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 实施方式的半导体装置具备：半导体部，包含第1导电型的第1半导体层和第2导电型的第2半导体层；第2电极，设置于上述半导体部的表面上的第1电极；及控制电极，设置于上述半导体部的内面上；设置于上述半导体部和上述第1电极之间。上述第2半导体层在沿上述半导体部的表面的第1方向上，位于上述第1半导体层的一部分和上述第1半导体层的其他的一部分之间。上述半导体部还包含，第2导电型的第3半导体层和第1导电型的第4半导体层。上述第3半导体层具有：位于上述第1半导体层的上述一部分中的第1端部；和位于上述第2半导体层中的第2端部，上述第4半导体层设置于上述第3半导体层的上述第2端部。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.033 seconds)
