公开(公告)号：CN1848407A

公开(公告)日：2006-10-18

申请号：CN200610073921.6

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN1790352A

公开(公告)日：2006-06-21

申请号：CN200510115614.5

申请日：2005-11-07

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  冈崎元哉 ,  和田纯一 ,  西冈岳 ,  金子尚史 ,  藤卷刚 ,  东和幸 ,  吉田健司 ,  松永范昭

IPC: G06F17/50 ,  H01L21/027 ,  G03F1/00 ,  G03F7/00

CPC classification number: G06F17/5068

Abstract: 一种图形生成方法，其特征在于，读出规定布线图形的布线布局的数据和规定能够与上述布线图形连接的孔图形的孔布局的数据；在同一布线层等级内提取与图形处理区域的上述布线图形连接的孔图形；提取包括上述孔图形的第1处理区域；计算上述第1处理区域包含的上述布线图形的第1图形覆盖率；以及根据上述第1图形覆盖率在上述第1处理区域生成第1追加图形。