-
公开(公告)号：CN116206650B
公开(公告)日：2024-02-13
申请号：CN202310091912.3
申请日：2023-01-17
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/419 , G06F7/57 , G06N3/063
Abstract: 本发明涉及存内计算技术领域，更具体的，涉及一种8T‑SRAM单元，基于该种8T‑SRAM单元的运算电路，以及基于该种运算电路构建的运算芯片。本发明提供的8T‑SRAM单元用于构建进行同或累加运算的电路，相较于现有的8T1C节省了电容，相较于现有的10T、12T节省了若干晶体管，可实现节省面积，提高能效的效果。本发明提供的8T‑SRAM单元相较于传统6T‑SRAM单元，增加了N5、N6的栅极分别连接出存储节点Q、QB，在读操作、计算操作中关闭字线WL，利用位线RBL、RBLB及字线IN、INB进行读取和计算，不再用写入数据的N3、N4进行数据读取，具有读写分离的特性，避免了传统6T‑SRAM读干扰，提高了单元的稳定性，也能保证单元的精确度。
-
公开(公告)号：CN115482855A
公开(公告)日：2022-12-16
申请号：CN202211158024.0
申请日：2022-06-08
Applicant: 安徽大学
IPC: G11C11/417 , G11C11/412
Abstract: 本发明涉及一种10T‑SRAM单元及其数据读写方法、电路结构。10T‑SRAM单元包括NMOS晶体管N0～N7以及PMOS晶体管P0～P1。存储节点QB通过N2与字线WLL、位线BLB相连；存储节点Q通过N3与字线WLR、位线BL相连；P0和N0构成一个反相器，P1和N1构成另一个反相器，两个反相器形成交叉耦合结构；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为左右两个写通路；N4和N6构成左通路，N5和N7构成右通路。本发明能实现同一个周期读取两列数据，还能够同时进行横纵双向存内逻辑运算和BCAM数据搜索操作，并且保证了操作时数据独立性，提高了单元的抗干扰能力和计算效率。
-
公开(公告)号：CN111899776B
公开(公告)日：2022-09-16
申请号：CN202010769025.3
申请日：2020-08-03
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 本发明公开了一种降低静态随机存储器中灵敏放大器失调电压的电路结构，该电路结构可以估量灵敏放大器自身失调电压产生的延迟，并把它转换为校准信号的长度。校准信号给灵敏放大器的输入放电，降低输入电压，从而可以有效降低灵敏放大器的失调电压，进而有效的降低了数据读取的故障率。
-
公开(公告)号：CN109559767B
公开(公告)日：2021-11-16
申请号：CN201811448684.6
申请日：2018-11-28
Applicant: 安徽大学
IPC: G11C7/06 , G11C11/412 , G11C11/419
Abstract: 本发明公开了一种采用两个灵敏放大器技术抵抗位线泄漏电流的电路结构，能够有效的抵抗由于位线泄漏电流引起的SRAM读取效率的降低和读失败，增强SRAM的稳定性同时降低了读延迟，提高了SRAM的读取速度。相比于现有技术中的SA电路，本方案提供的电路结构拥有更加稳定的性能，读数据所需要的时间在不同的位线泄漏电流下，变化不是很大，有很好的稳定性；并且在读取数据的时间上相比于现有技术中的SA电路，抗泄漏电流能力提高了412.8％，读取时间减少了290％。
-
公开(公告)号：CN110251097B
公开(公告)日：2021-09-14
申请号：CN201910537198.X
申请日：2019-06-20
Applicant: 安徽大学
IPC: A61B5/01 , A61B5/0531 , A61B5/08
Abstract: 本发明公开了一种人体运动后适感检测系统，包括：多维参数获取模块，基于多种传感器采集人体相关信息；推理模块，基于人体相关信息来确定用户是否处于运动状态，进而推断是否产生报警信号；警报模块，用于在接收到报警信号时，发出报警，并提示报警原因。上述系统通过感知人体信息，对信息作预判处理，从而确定当前是否为运动状态，进而进行舒适度判断，相比于现有系统而言，提高了检测结果的准确度。
-
Patent Agency Ranking
公开(公告)号：CN112071343A
公开(公告)日：2020-12-11
申请号：CN202010831388.5
申请日：2020-08-18
Applicant: 安徽大学
IPC: G11C11/413 , G06F7/523
Abstract: 本发明公开了一种在存储器中结合电容实现乘法的SRAM电路结构，通过将被乘数与乘数分别存储在6T SRAM单元与WL内，被乘数的十进制数值由单元的6T SRAM WL开启时间决定，乘数数值的正负由左字线(WL Left，缩写为WLL)开启还是右字线(WL Right，缩写为WLR)开启决定。被乘数的正负由冗余列输出的参考电压决定，乘数的十进制数值分解为二进制按照高位到低位的顺序从左至右存储在同一行的相邻单元中，并通过与复用电容相结合实现高低位权值设置。上述结构能够提升运算速度和效率，并减少数据搬移过程产生的功耗。
-
公开(公告)号：CN110633069A
公开(公告)日：2019-12-31
申请号：CN201910842714.X
申请日：2019-09-06
Applicant: 安徽大学
IPC: G06F7/523 , G11C11/418
Abstract: 本发明公开了一种基于静态随机存储器的乘法电路结构，包括N行N列的静态随机存储器SRAM阵列，SRAM阵列与列译码模块、字线驱动和脉冲调制模块、行译码模块相连，待处理的被乘数数据以二进制形式存入在SRAM阵列的存储单元中；待处理的乘数数据以二进制形式串行输入，和经过字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号进行与运算，根据与运算结果开启字线WL，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，位线BLB电压的变化量即可表示乘法结果。上述电路结构可以有效提高运算速度，且由于不再需要在运算单元和存储器中交换数据，能够大幅减少在传输过程消耗的能量。
-
公开(公告)号：CN110189780A
公开(公告)日：2019-08-30
申请号：CN201910355122.5
申请日：2019-04-29
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/419
Abstract: 本发明公开了一种隧穿场效应晶体管静态随机存储器单元的电路结构，包括8个N型隧穿场效应晶体管(NTFET)和4个P型隧穿场效应晶体管(PTFET)，在工作电压下为0.6V时，该结构通过读写分离结构增强了TFET SRAM的读能力，通过采用写辅助管提高写能力并降低了写功耗，又消除了TFET做SRAM传输管时出现的反向偏置电流问题，从而降低电路的静态功耗提高了电路的稳定性。
-
公开(公告)号：CN109348456A
公开(公告)日：2019-02-15
申请号：CN201811209363.0
申请日：2018-10-17
Applicant: 安徽大学
IPC: H04W4/80 , G06Q50/00 , G06F16/9038 , G06F16/903 , G06F16/909
Abstract: 本发明公开了一种基于短距无线通信数据的关系挖掘方法，包括：收集短距离无线通信数据和相应的辅助数据；对短距离无线通信数据进行预处理，从而获得关系集；根据获得的关系集使用预设的映射方法来计算相应的映射比例，并配合随机映射比例来验证所述预设的映射方法是否有效，从而筛选出有效的映射方法；利用筛选出的有效的映射方法进行短距无线通信网络节点到社交网络的映射，从而实现关系挖掘。通过该方法可以找出短距离无线网络中隐含的社会关系，使得短距离无线网络与社交网络关系进行映射，并验证映射方法的合理性。
-
公开(公告)号：CN110232941B
公开(公告)日：2024-03-15
申请号：CN201910549755.X
申请日：2019-06-24
Applicant: 安徽大学
IPC: G11C11/419 , G11C11/412
Abstract: 本发明公开了一种具有低功耗和写增强的混合10T TFET‑MOSFET SRAM单元电路，使用双向导通的NMOSFET代替TFET作SRAM单元的访问管。其利用MOSFET双向导通的特点以及TFET比MOSFET具有更低的阈值电压、更小的泄漏电流、更低的关断电流和更高的开关电流比等优势，减小了TFET SRAM静态功耗，同时也降低了保持状态下的单元泄漏电流；利用读写分离将存储节点与读取路径分开，从而提高了读取稳定性；从单元写速度的仿真结果来看，单元的工作电压越低，写速度越快；在相同的工作电压下如0.4V到0.9V，其静态功耗与6T TFET SRAM单元结构相比，至少降低2个数量级，而且提高了TFET SRAM单元的写裕度，降低了单元的静态功耗，提高了单元的写能力和写速度。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.019 seconds)
