一种低功耗数据休眠可恢复的11T-SRAM单元电路、模块

    公开(公告)号:CN115995251A

    公开(公告)日:2023-04-21

    申请号:CN202211658343.8

    申请日:2022-12-22

    Applicant: 安徽大学

    Abstract: 本发明涉及静态随机存储器技术领域,更具体的,涉及一种低功耗数据休眠可恢复的11T‑SRAM单元电路,以及采用该种电路布局的模块。本发明的11T‑SRAM单元电路中N1、N2、P4、P5构成反馈支路,利用存储节点QB点的存储数据,通过N2或P4,使N1或P5关闭,使本单元电路进入休眠状态。本发明利用电路本身的存储数据“0”或“1”,通过反馈支路使N1或者P5处于关闭状态,从而切断单元电路和VDD或GND之间的连接,使电路进入休眠状态,降低了存储单元的静态功耗;并且休眠后的数据可通过信号的调整,使存储节点Q、QB的电平恢复到原来状态,不会造成功能性错误。

    一种RHC-16T抗辐射SRAM单元、芯片和模块

    公开(公告)号:CN115295042A

    公开(公告)日:2022-11-04

    申请号:CN202210942405.1

    申请日:2022-08-08

    Applicant: 安徽大学

    Abstract: 本发明涉及一种RHC‑16T抗辐射SRAM单元、芯片和模块。一种基于极性加固技术的RHC‑16T抗辐射SRAM单元包括四个PMOS晶体管P1~P4和十二个NMOS晶体管N1~N12;位线BL与N9和N11源极电连接,位线BLB与N10和N12源极电连接;字线WL与N9、N10、N11和N12栅极电连接;N9的漏极与P2的漏极电连接,N10的漏极与P1的漏极电连接,N11的漏极与N3的漏极电连接,N12的漏极与N4的漏极电连接。本发明通过在P3、N7和P4、N8中间分别加入N3和N4来阻断反馈环路,提高单元的稳定性,令单元有着就较快的读写速度,较高的稳定性以及较强的抗辐射性能。

    适用于低功耗芯片的延时电路、模块、芯片及延时方法

    公开(公告)号:CN115051698A

    公开(公告)日:2022-09-13

    申请号:CN202210695673.8

    申请日:2022-06-20

    Applicant: 安徽大学

    Abstract: 本发明涉及适用于低功耗芯片的延时电路、模块、芯片及延时方法。延时电路包括:缓冲器、级联的N个延时单元、N个漏电单元、N个负载电容。延时单元包括PMOS管PM1和NMOS管NM1,漏电单元包括PMOS管PM5。PM1的栅极和NM1的栅极连接并作为延时单元的输入端,PM1的源极和PM5的栅极连接,NM1的源极、负载电容的下极板和PM5的漏极连接,PM1的漏极、NM1的漏极、PM5的源极和负载电容的上极板连接作为延单元的输出端,缓冲器的输入端连接位于末级的延时单元的输出端。本发明在电压源上电或下电时,通过漏电单元自适应地及时将多余电荷泄放,从而保证正确的延时功能和延时大小。

    一种读写分离的12T TFET SRAM单元电路

    公开(公告)号:CN114758700A

    公开(公告)日:2022-07-15

    申请号:CN202210257495.0

    申请日:2022-03-16

    Applicant: 安徽大学

    Abstract: 本发明公开了一种读写分离的12T TFET SRAM单元电路,包括八个NTFET晶体管和四个PTFET晶体管,其中PTFET晶体管P3和NTFET晶体管N3组成反相器,PTFET晶体管P4和NTFET晶体管N4组成另一个反相器;且PTFET晶体管P1和P2作为写操作时的上拉电路结构;NTFET晶体管N1、N2、N5、N6构成写电路部分,能消除TFET作为SRAM传输管时出现的正偏电压所造成的正偏漏电流问题;NTFET晶体管N7和N8构成读电路部分。上述电路不仅提高了SRAM单元的写能力,而且还消除了当TFET用作SRAM单元的传输晶体管时出现正向偏置漏电流泄漏的问题。

    基于斜坡噪声自适应的多采样SS-ADC电路及模块

    公开(公告)号:CN119543937B

    公开(公告)日:2025-04-25

    申请号:CN202510095961.3

    申请日:2025-01-22

    Applicant: 安徽大学

    Abstract: 本发明涉及图像传感器设计技术领域,具体涉及基于斜坡噪声自适应的多采样SS‑ADC电路及模块。本发明的SS‑ADC电路包括:1个普通斜坡发生部DAC_H、1个低噪声斜坡发生部DAC_L、1个比较器部COMP、1个判断逻辑部LOGIC、2个计数部COUNTER1~COUNTER2、1个选择输出部SELECT。本发明增设了低噪声斜坡发生部DAC_L来提供弱光情况下使用的量化斜坡信号RAMP_L,并通过对光照条件进行判断来选择不同的量化斜坡信号来执行CCMS技术,有效降低了弱光情况下斜坡噪声在量化过程中产生的水平噪声。本发明解决了现有的CCMS技术应用在ADC中无法降低水平噪声的问题。

    基于斜坡噪声自适应的多采样SS-ADC电路及模块

    公开(公告)号:CN119543937A

    公开(公告)日:2025-02-28

    申请号:CN202510095961.3

    申请日:2025-01-22

    Applicant: 安徽大学

    Abstract: 本发明涉及图像传感器设计技术领域,具体涉及基于斜坡噪声自适应的多采样SS‑ADC电路及模块。本发明的SS‑ADC电路包括:1个普通斜坡发生部DAC_H、1个低噪声斜坡发生部DAC_L、1个比较器部COMP、1个判断逻辑部LOGIC、2个计数部COUNTER1~COUNTER2、1个选择输出部SELECT。本发明增设了低噪声斜坡发生部DAC_L来提供弱光情况下使用的量化斜坡信号RAMP_L,并通过对光照条件进行判断来选择不同的量化斜坡信号来执行CCMS技术,有效降低了弱光情况下斜坡噪声在量化过程中产生的水平噪声。本发明解决了现有的CCMS技术应用在ADC中无法降低水平噪声的问题。

    用于异构多核处理器的数据访问系统、方法、程序产品

    公开(公告)号:CN119066018B

    公开(公告)日:2025-01-17

    申请号:CN202411569955.9

    申请日:2024-11-06

    Applicant: 安徽大学

    Abstract: 本发明涉及数据访问技术领域,具体涉及用于异构多核处理器的数据访问系统、方法、程序产品。本发明提供了用于异构多核处理器的数据访问系统,包括:异构多核处理器、目标存储块、寄存器模块。本发明引入了包含计数部、寄存部、锁状态部的寄存器模块,为异构多核处理器对目标存储块的访问提供了硬件基础,能够支持锁操作的快速响应和原子性。本发明考虑到处理核心可能存在的数据竞争以及数据之间的依赖性,通过对处理核心赋予线程序号的方式,并结合寄存器模块设计了管理逻辑,能够有效适应数据竞争、数据依赖的情况,避免不必要的耗时,保证处理核心高效地完成数据访问。

    指数和归一化电路、最大值搜索电路、MAC电路及芯片

    公开(公告)号:CN119045778A

    公开(公告)日:2024-11-29

    申请号:CN202411143115.6

    申请日:2024-08-20

    Applicant: 安徽大学

    Abstract: 本发明属于集成电路技术领域,具体涉及一种指数和归一化电路、最大值搜索电路、MAC电路及芯片,以及集成有浮点型MAC电路的CIM芯片。其中,最大值搜索电路由按列排布的多个比较单元构成,每个比较单元包含3个NMOS管N1~N3,1个PMOS管P1,1个与门AND1,1个或门OR1,一个反相器INV1。该电路采用交叉结构设计,电路更简单,识别速度更快。指数和归一化电路则包括:加法阵列、数据传输模块、最大值搜索电路和输出模块,该电路可以将运算过程的多个工序采用流水线的策略依次完成,并对部分工序进行并行处理,缩短整个任务中的延迟,更高效的处理指数归一化任务,并降低电路的面积开销和功耗水平。本发明解决了现有技术缺乏指数和归一化的专用电路的问题。

    具有共享运放与可平均积分电容的调制电路、及调制器

    公开(公告)号:CN118018028A

    公开(公告)日:2024-05-10

    申请号:CN202410157821.X

    申请日:2024-02-04

    Applicant: 安徽大学

    Abstract: 本发明涉及调制器设计技术领域,具体涉及具有共享运放与可平均积分电容的调制电路、及调制器。本发明的调制电路包括:可控开关部、电容部、全差分运算放大器OP。全差分运算放大器OP在可控开关部切换下作为二阶积分的共享运放使用。本发明通过设计的可控开关部,使采样电容、积分电容所在支路的前后都通过开关实现控制,进而切换全差分运算放大器OP与采样电容、积分电容的连接方式,实现对全差分运算放大器OP共享使用的效果,这样不仅可以克服工艺变化,还可以减少运算放大器的电容负载,从而能够实现低功耗。本发明还通过设计的可控开关部,还实现了正负积分电容的交换,利用平均效应克服积分电容的失配。

    双向型动态比较器和电子设备
    20.
    发明公开

    公开(公告)号:CN117955463A

    公开(公告)日:2024-04-30

    申请号:CN202410129194.9

    申请日:2024-01-30

    Applicant: 安徽大学

    Abstract: 本申请涉及一种双向型动态比较器和电子设备,动态比较器包括:第一充电模块,包括第一充电单元和第二充电单元,第一充电单元和第二充电单元的输入端均连接电源,第一充电单元和第二充电单元的输出端通过第一开关模块分别连接预放大电路的第一输出端和第二输出端;第一放电模块,包括第一放电单元和第二放电单元,第一放电单元和第二放电单元的输入端通过第二开关模块分别连接预放大电路的第一输出端和第二输出端,第一放电单元和第二放电单元的输出端均接地。其预放大电路在预放大阶段对两个输出端进行充电,在锁存阶段对两个输出端进行放电,此阶段将不再消耗电能,进而降低了动态比较器的功耗,解决了现有的动态放大器具有较大功耗的问题。

Patent Agency Ranking