-
公开(公告)号:CN115273931A
公开(公告)日:2022-11-01
申请号:CN202210817712.7
申请日:2022-07-12
Applicant: 安徽大学
IPC: G11C11/411
Abstract: 本发明涉及RHBD‑14T抗辐照SRAM存储单元、芯片、模块。基于源隔离技术的RHBD‑14T抗辐照SRAM存储单元包括PMOS晶体管P1~6和NMOS晶体管N0~7;P4和P3、P2和P5交叉耦合,两个主存储节点Q与QN通过N4与N5分别与位线BL和BLB相连,两个冗余存储节点S0与S1通过N6与N7分别与位线BL和BLB相连,N4~N7由字线WL控制,P1的源极和P6的源极共接VDD,N0的源极、N1的源极、N3的源极和N2的源极共接地。本发明通过在空间粒子轰击敏感节点时采用源隔离技术,令其仅产生微弱电压脉冲,不影响其余晶体管的状态,提高SRAM存储单元的抗SEU能力。
-
公开(公告)号:CN115295042A
公开(公告)日:2022-11-04
申请号:CN202210942405.1
申请日:2022-08-08
Applicant: 安徽大学
IPC: G11C11/411
Abstract: 本发明涉及一种RHC‑16T抗辐射SRAM单元、芯片和模块。一种基于极性加固技术的RHC‑16T抗辐射SRAM单元包括四个PMOS晶体管P1~P4和十二个NMOS晶体管N1~N12;位线BL与N9和N11源极电连接,位线BLB与N10和N12源极电连接;字线WL与N9、N10、N11和N12栅极电连接;N9的漏极与P2的漏极电连接,N10的漏极与P1的漏极电连接,N11的漏极与N3的漏极电连接,N12的漏极与N4的漏极电连接。本发明通过在P3、N7和P4、N8中间分别加入N3和N4来阻断反馈环路,提高单元的稳定性,令单元有着就较快的读写速度,较高的稳定性以及较强的抗辐射性能。
-