公开(公告)号：CN114999545B

公开(公告)日：2025-02-11

申请号：CN202210660197.6

申请日：2022-06-13

Applicant: 安徽大学

Inventor： 赵强 ,  董汉文 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C11/412

Abstract: 本发明涉及NRHC‑14T抗辐照SRAM存储单元、芯片和模块。NRHC‑14T抗辐照SRAM存储单元包括PMOS晶体管P1～P8和NMOS晶体管N1～N6。晶体管P1和P2交叉耦合，P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，它们的状态分别由存储节点Q和QN控制，两个主存储节点Q与QN通过N5与N6分别与位线BL和BLB相连，两个冗余存储节点S0与S1通过P7与P8分别与位线BL和BLB相连，N5与N6由字线WL控制，P7与P8由字线WLB控制。本发明能够提高单元电路的抗SEU的能力，可以在牺牲较小单元面积的情况下大幅度提高单元的速度，并且降低了单元的功耗。

公开(公告)号：CN113764009B

公开(公告)日：2023-06-09

申请号：CN202111010201.6

申请日：2021-08-31

Applicant: 安徽大学 ,  合肥海图微电子有限公司 ,  合肥市微电子研究院有限公司

Inventor： 赵强 ,  董汉文 ,  吕盼稂 ,  朱志国 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C7/12 ,  G11C8/08

Abstract: 本发明公开了一种14T抗辐照SRAM存储单元电路，PMOS晶体管P1和P2交叉耦合，且PMOS晶体管P1、P2作为上拉管，NMOS晶体管N3、N4和PMOS晶体管P5、P6作为下拉管；NMOS晶体管N1和PMOS晶体管P3构成一个反相器，NMOS晶体管N2和PMOS晶体管P4构成另一个反相器，且两个反相器交叉耦合；两个主存储节点Q与QN通过两个NMOS晶体管N5和N6分别与位线BL和BLB相连；两个冗余存储节点S0与S1通过两个PMOS晶体管P7与P8分别与位线BL和BLB相连。上述电路能够在牺牲较小单元面积的情况下大幅度提高单元的速度，并降低单元功耗和提高单元抗单粒子翻转的能力。

公开(公告)号：CN114999545A

公开(公告)日：2022-09-02

申请号：CN202210660197.6

申请日：2022-06-13

Applicant: 安徽大学

Inventor： 赵强 ,  董汉文 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C11/412

Abstract: 本发明涉及NRHC‑14T抗辐照SRAM存储单元、芯片和模块。NRHC‑14T抗辐照SRAM存储单元包括PMOS晶体管P1～P8和NMOS晶体管N1～N6。晶体管P1和P2交叉耦合，P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，它们的状态分别由存储节点Q和QN控制，两个主存储节点Q与QN通过N5与N6分别与位线BL和BLB相连，两个冗余存储节点S0与S1通过P7与P8分别与位线BL和BLB相连，N5与N6由字线WL控制，P7与P8由字线WLB控制。本发明能够提高单元电路的抗SEU的能力，可以在牺牲较小单元面积的情况下大幅度提高单元的速度，并且降低了单元的功耗。

公开(公告)号：CN115295042A

公开(公告)日：2022-11-04

申请号：CN202210942405.1

申请日：2022-08-08

Applicant: 安徽大学

Inventor： 郝礼才 ,  董汉文 ,  程伟 ,  张茵 ,  赵强 ,  彭春雨 ,  卢文娟 ,  高珊 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/411

Abstract: 本发明涉及一种RHC‑16T抗辐射SRAM单元、芯片和模块。一种基于极性加固技术的RHC‑16T抗辐射SRAM单元包括四个PMOS晶体管P1～P4和十二个NMOS晶体管N1～N12；位线BL与N9和N11源极电连接，位线BLB与N10和N12源极电连接；字线WL与N9、N10、N11和N12栅极电连接；N9的漏极与P2的漏极电连接，N10的漏极与P1的漏极电连接，N11的漏极与N3的漏极电连接，N12的漏极与N4的漏极电连接。本发明通过在P3、N7和P4、N8中间分别加入N3和N4来阻断反馈环路，提高单元的稳定性，令单元有着就较快的读写速度，较高的稳定性以及较强的抗辐射性能。

公开(公告)号：CN116488635A

公开(公告)日：2023-07-25

申请号：CN202310479122.2

申请日：2023-04-28

Applicant: 安徽大学

Inventor： 赵强 ,  许鑫 ,  林涵宇 ,  张亚楠 ,  董汉文 ,  郝礼才 ,  戴成虎 ,  彭春雨 ,  吴秀龙 ,  蔺智挺

IPC: H03K19/094 ,  H03K19/003

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种屏蔽SET脉冲信号的反相器链电路，以及基于该种屏蔽SET脉冲信号的反相器链电路封装的模块。本发明基于三级反相器结构构建出反相器链，不仅具备反相器的基本功能，还通过合理的电路设计，使得该反相器链屏蔽SET脉冲信号的能力突出，可以屏蔽任意方向电压跳变，保证输出节点o3仍能以正确的逻辑状态进行输出。

公开(公告)号：CN113764009A

公开(公告)日：2021-12-07

申请号：CN202111010201.6

申请日：2021-08-31

Applicant: 安徽大学 ,  合肥海图微电子有限公司 ,  合肥市微电子研究院有限公司

Inventor： 赵强 ,  董汉文 ,  吕盼稂 ,  朱志国 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C7/12 ,  G11C8/08

Abstract: 本发明公开了一种14T抗辐照SRAM存储单元电路，PMOS晶体管P1和P2交叉耦合，且PMOS晶体管P1、P2作为上拉管，NMOS晶体管N3、N4和PMOS晶体管P5、P6作为下拉管；NMOS晶体管N1和PMOS晶体管P3构成一个反相器，NMOS晶体管N2和PMOS晶体管P4构成另一个反相器，且两个反相器交叉耦合；两个主存储节点Q与QN通过两个NMOS晶体管N5和N6分别与位线BL和BLB相连；两个冗余存储节点S0与S1通过两个PMOS晶体管P7与P8分别与位线BL和BLB相连。上述电路能够在牺牲较小单元面积的情况下大幅度提高单元的速度，并降低单元功耗和提高单元抗单粒子翻转的能力。