-
-
公开(公告)号：CN102055477A
公开(公告)日：2011-05-11
申请号：CN201010562963.2
申请日：2010-11-29
Applicant: 复旦大学
Abstract: 本发明属于集成电路制造技术领域，具体为一种幅度交织模拟数字混合信号处理电路。该电路至少包含与通道数成正比的采样电容和前端开关阵列，折叠式多输入端运算放大器和基于高阻判断的模拟信号通路选择器。幅度交织技术通过无源器件的差值充放电原理，实现超越电源电压的信号储存，并且以数字的方式记录部分信号含有信息，从而达到简化运放设计指标，缓解先进工艺中低电源电压模拟电路的设计难题。
-
-
公开(公告)号：CN117494783A
公开(公告)日：2024-02-02
申请号：CN202311539083.7
申请日：2023-11-17
Abstract: 本发明提供了一种RRAM/SRAM比特级混合存算一体片上训练加速器，包括顶层控制器、激活值缓冲、前向传播、层输出缓冲、权重梯度计算和权重更新模块，其中，前向传播模块包括RRAM存算一体单元合SRAM存算一体单元，分别存储有MSB(高有效位)权重和LSB(低有效位)权重，用于根据控制指令和激活值进行神经网络前馈计算，得到前馈输出值；权重梯度计算根据激活值和前馈输出值进行计算，得到权重梯度；权重更新模块根据LSB权重、权重梯度和学习率，对前向传播模块的LSB权重和MSB权重分别进行密集更新合稀疏更新，前馈输出值为神经网络的一层的最终计算结果。总之，本方法能够实现神经网络训练的高耐久度和推理的高能效。
-
公开(公告)号：CN111126579B
公开(公告)日：2023-06-27
申请号：CN201911067669.1
申请日：2019-11-05
Applicant: 复旦大学
IPC: G06N3/06 , G06F1/3234
Abstract: 本发明属于集成电路技术领域，具体为一种适用于二值卷积神经网络计算的存内计算装置。本装置包括：基于静态随机存储器的存内计算阵列，用于实现向量间异或运算；一个多输入加法树，用于对不同输入通道内的异或结果进行累加；一个暂存中间结果的存储单元；一个更新中间结果的累加器组；一个后处理量化单元，用于将高精度的累加结果量化为1位输出特征值；一个控制单元，用于控制计算流程和数据流向。本发明发明能在存储输入数据同时完成二值神经网络中的异或运算，避免了存储单元与计算单元之间频繁的数据交换，从而提高了计算速度，减少了芯片功耗。
-
Patent Agency Ranking
公开(公告)号：CN111657951B
公开(公告)日：2023-04-21
申请号：CN202010542006.7
申请日：2020-06-15
Applicant: 复旦大学
Abstract: 为了获得更完整的人体呼吸运动特征，从而对呼吸相关的疾病进行预警判断。本发明提供一种基于传感器阵列式排布的呼吸监测装置，包括M个惯性传感器用以采集呼吸时人体的变化特征作为传感器数据包、N个信号发射器用于将惯性传感器采集的传感器数据包发送到信号接收器，以及一个信号接收器用于处理传感器数据包得到准确的人体呼吸运动特征。其中信号接收器包括，多维数据解算部用于进行姿态解算，时序信号重构部用于滤波降噪并生成重构时序信号，融合信号生成部用于进行角度信息融合处理生成融合信号，姿态偏航矫正部用于生成复位信号以及通信部用于接收和发送各种信号。
-
公开(公告)号：CN115273939A
公开(公告)日：2022-11-01
申请号：CN202210868816.0
申请日：2022-07-22
Applicant: 复旦大学
Abstract: 本发明提供一种新型三元静态存储电路及其读出电路，采用数字方式，将三元信息量化为2’b10、2’b01、2’b00存储并读出。现有技术中，将三元信息存储为0、VDD/2、VDD的模拟电压量，并进行读出，采用大量传输门逻辑实现第三状态VDD/2电平的存储和读出。相较于现有技术中的三元存储电路及其读出电路，本实施例的新型三元静态存储电路及其读出电路在结构上不需要额外的VDD/2端口，不需要应用三元逻辑反相器实现VDD/2，不需要仅选取高阈值晶体管以确保电路功能正确；在性能上，本实施例中数据存储和读出阶段均不存在短路功耗，存储阶段仅有漏电流引起的静态功耗，电路功耗显著降低。本发明的电路还具有电路面积更小，电路稳定性好，不容易受噪声、失配等因素影响的优点。
-
公开(公告)号：CN114172516A
公开(公告)日：2022-03-11
申请号：CN202111329120.2
申请日：2021-11-10
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 本发明公开了一种分裂式流水线‑逐次逼近型模数转换器。本发明模数转换器电路由粗糙型逐次逼近模数转换器、编码器、数字校准模块和两个对称的半通道组成；每个半通道电路包括第一级精细型逐次逼近型模数转换器、动态放大器、第二级逐次逼近型模数转换器；粗糙型模数转换器采样输入信号，经过第一级转换器量化产生输出码值；编码器对输出进行编码，并控制两个半通道的第一级转换器的电容阵列翻转；产生第一级余量经动态放大器放大，并被第二级转换器采样，产生各自的第二级输出数字码值；前后两级以流水线方式工作；两个半通道第一、第二级的输出经过数字校准模块，得到整个ADC的输出。本发明功耗低、效率高，硬件开销小。
-
公开(公告)号：CN111741601B
公开(公告)日：2021-07-30
申请号：CN202010655648.8
申请日：2020-07-09
Applicant: 复旦大学
IPC: H05K1/18
Abstract: 本发明提供一种通用的可配置的有源基板电路结构，其特征在于，包括：多个chiplet模块，每个chiplet模块提供一个扩展槽位，以及一个用于为chiplet模块提供芯片工作电压的电源管理单元组成；若干个可编程路径选择模块，由一个用于控制可编程路径选择模块的开关控制器以及一个用于控制信号路径的路径电路组成；若干个收发互联网络模块，每个收发互联网络模块都由多个用于与可编程路径选择模块和chiplet模块连接的电路连接接口、一个用于控制收发互联网络中信号传输通道的选择开关矩阵，每个模块连接接口通过一个直接连接电路、一个发射电路和一个接收电路连接于开关矩阵；一个配置接口；以及可扩展模块，该可扩展模块为基于使用要求的多种不同的新器件。
-
公开(公告)号：CN104201170A
公开(公告)日：2014-12-10
申请号：CN201410386049.5
申请日：2014-08-07
Applicant: 复旦大学
IPC: H01L23/522
Abstract: 本发明属于集成电路技术领域，具体涉及一种立体包裹式金属-氧化层-金属电容。其内层极板由多层金属工艺作为第一金属层堆叠组成，外层极板也由多层金属工艺作为第二、三金属层堆叠组成。该结构的第一金属层被第二、三金属层以一种三维立体式的方式包裹覆盖，由两者之间的空隙由氧化层填充，形成该电容的有效电介质。该电容在有效缩小晶片面积的同时，能够达到满足千分之一的无源器件匹配精度要求，大小可以控制在1f法拉第以上。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.021 seconds)
