公开(公告)号：CN117494783A

公开(公告)日：2024-02-02

申请号：CN202311539083.7

申请日：2023-11-17

Applicant: 复旦大学 ,  张江国家实验室

Inventor： 陈迟晓 ,  穆琛 ,  朱浩哲 ,  林峰 ,  刘琦

IPC: G06N3/082 ,  G06N3/04 ,  G06N3/063

Abstract: 本发明提供了一种RRAM/SRAM比特级混合存算一体片上训练加速器，包括顶层控制器、激活值缓冲、前向传播、层输出缓冲、权重梯度计算和权重更新模块，其中，前向传播模块包括RRAM存算一体单元合SRAM存算一体单元，分别存储有MSB(高有效位)权重和LSB(低有效位)权重，用于根据控制指令和激活值进行神经网络前馈计算，得到前馈输出值；权重梯度计算根据激活值和前馈输出值进行计算，得到权重梯度；权重更新模块根据LSB权重、权重梯度和学习率，对前向传播模块的LSB权重和MSB权重分别进行密集更新合稀疏更新，前馈输出值为神经网络的一层的最终计算结果。总之，本方法能够实现神经网络训练的高耐久度和推理的高能效。

公开(公告)号：CN117875386A

公开(公告)日：2024-04-12

申请号：CN202410059895.X

申请日：2024-01-15

Applicant: 张江国家实验室 ,  复旦大学

Inventor： 陈迟晓 ,  穆琛 ,  刘诗玮 ,  林锋 ,  朱浩哲 ,  刘琦

IPC: G06N3/063 ,  H10B12/00 ,  G06N5/04

Abstract: 提供了三维芯粒系统，包括：衬底；N层芯粒，每一层芯粒具有无金属区域和金属区域、多个IO端、以及第一硅通孔通道和第二硅通孔通道，其中N是大于等于2的整数，第一硅通孔通道贯穿每一层芯粒的无金属区域，第一层芯粒至第N‑1层芯粒中的每一层芯粒的第一硅通孔通道连接至一个IO端进而通过一个凸块单元与下一层芯粒的第一硅通孔通道连接；第一层芯粒至第N‑1层芯粒中的每一层芯粒的金属区域通过第二硅通孔通道连接至另一个IO端进而通过另一个凸块单元与下一层芯粒的金属区域连接；第N层芯粒的多个IO端通过衬底侧凸块单元与衬底连接。利用分别的第一硅通孔通道和第二硅通孔通道来连接N层芯粒以实现N层芯粒之间读写分离的数据通信。