公开(公告)号：CN117494783A

公开(公告)日：2024-02-02

申请号：CN202311539083.7

申请日：2023-11-17

Applicant: 复旦大学 ,  张江国家实验室

Inventor： 陈迟晓 ,  穆琛 ,  朱浩哲 ,  林峰 ,  刘琦

IPC: G06N3/082 ,  G06N3/04 ,  G06N3/063

Abstract: 本发明提供了一种RRAM/SRAM比特级混合存算一体片上训练加速器，包括顶层控制器、激活值缓冲、前向传播、层输出缓冲、权重梯度计算和权重更新模块，其中，前向传播模块包括RRAM存算一体单元合SRAM存算一体单元，分别存储有MSB(高有效位)权重和LSB(低有效位)权重，用于根据控制指令和激活值进行神经网络前馈计算，得到前馈输出值；权重梯度计算根据激活值和前馈输出值进行计算，得到权重梯度；权重更新模块根据LSB权重、权重梯度和学习率，对前向传播模块的LSB权重和MSB权重分别进行密集更新合稀疏更新，前馈输出值为神经网络的一层的最终计算结果。总之，本方法能够实现神经网络训练的高耐久度和推理的高能效。

公开(公告)号：CN115565581A

公开(公告)日：2023-01-03

申请号：CN202211390766.6

申请日：2022-11-07

Applicant: 上海浦东复旦大学张江科技研究院

Inventor： 陈迟晓 ,  张锦山 ,  贾心茹 ,  焦博 ,  朱浩哲 ,  林峰

IPC: G11C16/04 ,  G11C16/24

Abstract: 本申请涉及一种高能效的存边计算电路，其包括存储阵列模块，连接有用于读写内部存储器的位线和字线，所述位线和字线与存储器一一对应；读写控制驱动模块，耦接于各位线和字线，用于接收权重参数并将权重参数读写于SRAM存储阵列模块；存边运算模块，包括若干存边计算单元，各存边计算单元分别耦接于一字线和一激活信息输入线，所述存边计算单元从字线接收SRAM存储阵列模块内存储器的所存储的权重参数，从激活信号输入线接收激活信息，并对接收到的权重参数和激活信息进行运算并输出。本申请具有提高芯片计算性能以达到实时进行人工智能任务处理的效果。