-
公开(公告)号：CN103678359B
公开(公告)日：2017-06-06
申请号：CN201210337621.X
申请日：2012-09-12
Applicant: 复旦大学
Abstract: 本发明属于集成电路领域，具体涉及一种在相关波形图像查看方面提高显示速度，同时保证显示精度，节省内存消耗的方法。本发明所述方法按照用户显示需要读取波形数据到内存，如果消耗内存超出规定值，将已读入的当前不活动的波形数据调出内存，写入硬盘，保证了波形数据存储所需存储空间不会过大。同时，按照用户所需显示波形范围，获取原始波形数据，根据显示密度要求，对原始波形数据进行插值，并同时检测和保留峰值点，保持波形显示的高精度。
-
公开(公告)号：CN103544331B
公开(公告)日：2017-06-06
申请号：CN201210246285.8
申请日：2012-07-16
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于半导体可制造性设计领域，针对铜互连哑元金属填充的技术，具体涉及一种基于CMP仿真模型的哑元综合优化方法。本发明方法通过全芯片CMP仿真得到CMP抛光后的芯片表面高度形貌，并得到高度变化剧烈的有效热点区域；在有效热点区域迭代地进行步进式哑元填充和局部区域快速CMP仿真逐步消除热点；最终通过全芯片CMP仿真确定无有效热点为止。与基于规则的哑元综合方法相比，本发明可确保哑元填充后的版图其CMP抛光后的高度偏差在给定的偏差门限内，且哑元填充量较少。实验表明，在相同填充量下，本发明所述的两种哑元填充方法SMDF和FMF得到的高度形貌均方差比密度驱动的哑元填充方法平均小约58％，具有明显的优势。
-
公开(公告)号：CN104376139A
公开(公告)日：2015-02-25
申请号：CN201310357552.3
申请日：2013-08-15
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路领域，涉及一种基于谱分析的图同构判断方法；该方法将大规模纯电阻网络图建模为非混合无向简单图，将二维平面图映射成一维分布，根据处理后的一维分布的情况来判定两图是否同构。本发明方法对无向非混合简单图具有判断结果准确、快速的特点，特别是对于大规模无向非混合简单图，所述方法的速度明显快于目前性能较好的Nauty方法，能很好地应用于大规模集成电路中相同子电路的判定、有机化学中同分异构体的判定等领域。
-
公开(公告)号：CN102136449B
公开(公告)日：2013-11-27
申请号：CN201010100154.X
申请日：2010-01-22
Applicant: 复旦大学
IPC: H01L21/768 , H01L21/82 , G06F17/50
Abstract: 本发明涉及一种基于嵌套式准二阶随机配置法的工艺偏差下互连线寄生电容提取方法。该方法使用一阶嵌套式稀疏网格点来计算寄生电容的二阶Hermite随机多项式展开系数，利用一种误差校正技术来消除部分二次项的计算误差，从而得到工艺偏差下寄生电容的准二阶Hermite随机正交多项式模型。本发明对于包含d维随机变量的问题，使用的配置点个数为(2d+1)，远远小于非嵌套式稀疏网格随机配置法中二阶Hermite随机多项式模型的配置点个数(2d2+2d+1)，但能保持与非嵌套式稀疏网格随机配置法二阶Hermite随机多项式模型相当的精度。
-
公开(公告)号：CN101996266B
公开(公告)日：2013-10-16
申请号：CN200910194421.1
申请日：2009-08-21
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种建立集成电路芯片内工艺偏差的空间相关性模型的方法。采用多测试芯片最大似然估计方法，提取空间相关函数的未知参数，建立片内偏差的空间相关性模型。该方法将所有测试芯片的似然函数相乘得到一个联合似然函数，通过对联合似然函数最大化求解获得参数值确定的空间相关函数，可直接用于工艺偏差的电路分析设计。在空间相关函数提取过程中，能处理片内偏差纯随机部分和测量误差的影响，显著提高提取结果的精度。并利用LU分解计算联合似然函数中对称正定矩阵的行列式对数，解决了直接计算时会出现的数值不稳定的问题。
-
Patent Agency Ranking
公开(公告)号：CN101964004B
公开(公告)日：2013-08-21
申请号：CN200910055400.1
申请日：2009-07-24
Applicant: 复旦大学
Abstract: 本发明属集成电路技术领域，涉及一种应用于集成电路设计自动化中的多核并行最小代价流求解方法及装置。该方法及装置基于非确定性事务模型来实现最小代价流的求解，易于算法设计和并行实现，并从理论上保证算法的正确性。该方法利用线程池及线程绑定技术降低线程创建释放以及线程调度的开销，提高并行的效率。本发明利用多核处理器技术来提升最小代价流求解的速度，用于包含任何数目处理器核的装置，具有很好的伸缩性。本发明可用于求解一大类集成电路设计自动化问题的多核并行实现。
-
公开(公告)号：CN102339335B
公开(公告)日：2013-05-29
申请号：CN201010233156.6
申请日：2010-07-21
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种具有大量端口的互连线模型降阶方法及装置。该方法根据大量端口互连线电路的电阻、电容连接关系构造一个无向图，并利用谱划分的方法对其进行划分，最后将同一划分集合中的节点进行粗粒化，得到降阶电路。所述的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器；在程序存储单元存储实现本发明降阶方法的AMOR程序。应用本发明对具有大量端口互连线进行模型降阶，不会引入非零元，可以保证降阶后的模型仿真时间更短，效率更高，同时获得的降阶电路的电阻值和电容值均为正值，具有物理可实现性，也保证了降阶电路的无源性。
-
公开(公告)号：CN102339335A
公开(公告)日：2012-02-01
申请号：CN201010233156.6
申请日：2010-07-21
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种具有大量端口的互连线模型降阶方法及装置。该方法根据大量端口互连线电路的电阻、电容连接关系构造一个无向图，并利用谱划分的方法对其进行划分，最后将同一划分集合中的节点进行粗粒化，得到降阶电路。所述的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器；在程序存储单元存储实现本发明降阶方法的AMOR程序。应用本发明对具有大量端口互连线进行模型降阶，不会引入非零元，可以保证降阶后的模型仿真时间更短，效率更高，同时获得的降阶电路的电阻值和电容值均为正值，具有物理可实现性，也保证了降阶电路的无源性。
-
公开(公告)号：CN1645378A
公开(公告)日：2005-07-27
申请号：CN200510023304.0
申请日：2005-01-13
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属电路模拟技术领域，具体为一种非线性电路中信号连续频谱的小波分析方法。该方法的步骤是，对于一非线性电路，首先构造非线性系统方程，并将实际模拟区间映射到小波模拟区间；然后对系统变量进行小波级数展开，并进行系统离散化；最后，求解方程获得小波系数，计算得到离散时间点上的系统变量的信号值，再利用信号在频域内的有限项傅博立叶级数展开式，得到信号的连续频谱。本发明方法可适用于一般的非线性电路，均可获得有效的电路信号的连续频谱，而且可保证较高的计算精度和较快的计算速度。
-
公开(公告)号：CN1529354A
公开(公告)日：2004-09-15
申请号：CN03151469.3
申请日：2003-09-29
Applicant: 复旦大学
Abstract: 模型降阶技术是一类非常有效的提高电路模拟速度的技术，以便对电路的设计方案及时加以改进。本发明提出了双边投影与单边投影相结合的方法对非线电路模型进行降阶，即对非线系统的一级子线性系统采用双边投影降阶，对二级、三级、四级子线性系统采用单边投影降阶。本发明方法可使非线性电路模型降到较低的阶数，且能保持较高的精度。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.039 seconds)
