-
公开(公告)号：CN102467593A
公开(公告)日：2012-05-23
申请号：CN201010538269.7
申请日：2010-11-09
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路设计领域，涉及一种非线性电路时域模型降阶方法及装置。本发明的方法首先通过“训练信号”在状态空间形成轨迹，在该轨迹上选择展开点对非线性电路采用分段线性的方法进行逼近，然后采用基于小波配置的时域模型降阶方法，得到最后的降阶模型。本发明提供的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。本发明在时域对非线性系统直接进行模型降阶，可保证非线性系统时域的降阶精度，并能对时域的误差进行控制，从而可获得精确和紧凑的降阶模型，提高仿真精度和效率。
-
Patent Agency Ranking
公开(公告)号：CN102339335B
公开(公告)日：2013-05-29
申请号：CN201010233156.6
申请日：2010-07-21
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种具有大量端口的互连线模型降阶方法及装置。该方法根据大量端口互连线电路的电阻、电容连接关系构造一个无向图，并利用谱划分的方法对其进行划分，最后将同一划分集合中的节点进行粗粒化，得到降阶电路。所述的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器；在程序存储单元存储实现本发明降阶方法的AMOR程序。应用本发明对具有大量端口互连线进行模型降阶，不会引入非零元，可以保证降阶后的模型仿真时间更短，效率更高，同时获得的降阶电路的电阻值和电容值均为正值，具有物理可实现性，也保证了降阶电路的无源性。
-
公开(公告)号：CN102339335A
公开(公告)日：2012-02-01
申请号：CN201010233156.6
申请日：2010-07-21
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种具有大量端口的互连线模型降阶方法及装置。该方法根据大量端口互连线电路的电阻、电容连接关系构造一个无向图，并利用谱划分的方法对其进行划分，最后将同一划分集合中的节点进行粗粒化，得到降阶电路。所述的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器；在程序存储单元存储实现本发明降阶方法的AMOR程序。应用本发明对具有大量端口互连线进行模型降阶，不会引入非零元，可以保证降阶后的模型仿真时间更短，效率更高，同时获得的降阶电路的电阻值和电容值均为正值，具有物理可实现性，也保证了降阶电路的无源性。
-
公开(公告)号：CN102467593B
公开(公告)日：2015-04-22
申请号：CN201010538269.7
申请日：2010-11-09
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路设计领域，涉及一种非线性电路时域模型降阶方法及装置。本发明的方法首先通过“训练信号”在状态空间形成轨迹，在该轨迹上选择展开点对非线性电路采用分段线性的方法进行逼近，然后采用基于小波配置的时域模型降阶方法，得到最后的降阶模型。本发明提供的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。本发明在时域对非线性系统直接进行模型降阶，可保证非线性系统时域的降阶精度，并能对时域的误差进行控制，从而可获得精确和紧凑的降阶模型，提高仿真精度和效率。
-
公开(公告)号：CN101923278B
公开(公告)日：2012-01-04
申请号：CN200910053203.6
申请日：2009-06-17
Applicant: 复旦大学
Abstract: 本发明属集成电路光刻领域，涉及一种并行化处理移相掩模建模的方法。本方法在掩模版的金属和石英的垂直交界处将其沿纵向剖分成N个垂直掩模结构，使相邻垂直掩模结构的介电常数在垂直方向分布不同。对特征垂直掩模结构用基于非连续伽勒金的谱元方法计算其电场的特征函数和特征值，并用它们作为基函数表征任意垂直掩模结构的电场分量；在水平方向，用施瓦茨迭代求解N个垂直掩模结构的电场方程及边界条件，在每次迭代中，N个垂直掩模结构的电场计算任务分配到多个计算节点并行完成，每个垂直掩模结构的左右边界条件采用相邻垂直掩模结构在上一步迭代的解。本方法具有精度高和并行计算的特性，能处理实际大规模任意结构移相掩模版的建模。
-
公开(公告)号：CN101923278A
公开(公告)日：2010-12-22
申请号：CN200910053203.6
申请日：2009-06-17
Applicant: 复旦大学
Abstract: 本发明属集成电路光刻领域，涉及一种并行化处理移相掩模建模的方法。本方法在掩模版的金属和石英的垂直交界处将其沿纵向剖分成N个垂直掩模结构，使相邻垂直掩模结构的介电常数在垂直方向分布不同。对特征垂直掩模结构用基于非连续伽勒金的谱元方法计算其电场的特征函数和特征值，并用它们作为基函数表征任意垂直掩模结构的电场分量；在水平方向，用施瓦茨迭代求解N个垂直掩模结构的电场方程及边界条件，在每次迭代中，N个垂直掩模结构的电场计算任务分配到多个计算节点并行完成，每个垂直掩模结构的左右边界条件采用相邻垂直掩模结构在上一步迭代的解。本方法具有精度高和并行计算的特性，能处理实际大规模任意结构移相掩模版的建模。
-
-
-
-
-
Search Results
6
records
(took 0.017 seconds)
