-
公开(公告)号：CN108614904B
公开(公告)日：2021-10-12
申请号：CN201611134836.6
申请日：2016-12-11
Applicant: 复旦大学
IPC: G06F30/33
Abstract: 本发明属于集成电路设计自动化领域，涉及一种基于仿真数据相关性的集成电路参数成品率快速分析方法及装置，本发明中首先获得电路的网表和各样本的工艺参数，然后通过部分电路仿真建立关于电路表现的相关性模型，再通过该相关性模型和已有的仿真数据，对剩余的电路仿真任务进行动态调度，当满足停止条件时根据仿真结果得到最终的参数成品率估计值。与传统方法相比，本发明可以明显减少获得准确参数成品率估计所需的电路仿真。
-
公开(公告)号：CN102136449A
公开(公告)日：2011-07-27
申请号：CN201010100154.X
申请日：2010-01-22
Applicant: 复旦大学
IPC: H01L21/768 , H01L21/82 , G06F17/50
Abstract: 本发明涉及一种基于嵌套式准二阶随机配置法的工艺偏差下互连线寄生电容提取方法。该方法使用一阶嵌套式稀疏网格点来计算寄生电容的二阶Hermite随机多项式展开系数，利用一种误差校正技术来消除部分二次项的计算误差，从而得到工艺偏差下寄生电容的准二阶Hermite随机正交多项式模型。本发明对于包含d维随机变量的问题，使用的配置点个数为(2d+1)，远远小于非嵌套式稀疏网格随机配置法中二阶Hermite随机多项式模型的配置点个数(2d2+2d+1)，但能保持与非嵌套式稀疏网格随机配置法二阶Hermite随机多项式模型相当的精度。
-
公开(公告)号：CN101964003A
公开(公告)日：2011-02-02
申请号：CN200910055399.2
申请日：2009-07-24
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明涉及一种集成电路可靠性分析方法和装置，该分析方法建立了同时考虑NBTI效应和工艺参数扰动的单元电路延时老化随机分析基准模型，提出了缩放函数以及等效老化时间概念来快速从基准模型求解单元电路在实际工作环境下的延时统计分布，提出了一种电路的预裁剪过程，降低了可靠性分析的复杂度。本发明的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。本发明同时考虑了工艺参数扰动、NBTI效应和电路工作环境对可靠性的影响，利用缩放函数、等效老化时间及预裁剪技术可以有效降低可靠性分析的复杂度，实现对超大规模集成电路考虑工艺偏差的可靠性的快速分析。
-
公开(公告)号：CN105677932A
公开(公告)日：2016-06-15
申请号：CN201410663517.9
申请日：2014-11-19
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路技术领域，具体涉及一种用于带后硅可调寄存器电路的统计时序分析方法。所述方法包括：主元压缩得到N个独立随机变量；生成稀疏网格配置点；计算每个配置点的最小时钟周期；计算最小时钟周期广义多项式混沌展开系数；计算带后硅可调寄存器电路的良率。本方法可行性高，能够在获得和现有方法相比拟的精度情况下，显著减少程序运行时间，可用于解决较大规模带后硅可调寄存器电路的统计时序分析问题。
-
公开(公告)号：CN102054090A
公开(公告)日：2011-05-11
申请号：CN201010511525.3
申请日：2010-10-19
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明涉及一种统计静态时序分析方法。该方法基于改进的嵌套式稀疏网格积分法的自适应随机配置法MASCM来求解统计静态时序分析方法中的MAX逼近问题。在MASCM中，将MAX逼近按照输入端情况分为两类：线性输入条件和非线性输入条件。在线性输入条件下，MASCM选择具有最大均值的那个输入端作为MAX的输出。在非线性输入条件下，MASCM利用改进的嵌套式稀疏网格积分法来计算正交多项式展开系数。改进的嵌套式稀疏网格积分法提高了随机配置法中积分点的利用率，在保证积分精度的同时，减少了配置点的个数，降低了统计静态时序分析中的计算时间。本发明提出的MASCM方法具有与现有方法相当的计算精度，但所需要的积分点个数以及计算时间都大大降低。
-
Patent Agency Ranking
公开(公告)号：CN108614903A
公开(公告)日：2018-10-02
申请号：CN201611134827.7
申请日：2016-12-11
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路设计自动化领域，具体涉及一种基于相关性聚类和协方差收缩技术的集成电路仿真数据相关性建模方法及装置：本发明中首先获得建模所需的电路仿真数据，然后根据该数据构造一个原始多元正态分布，通过相关性聚类和协方差收缩技术，对该分布进行修正，得到一个以修正后的多元正态分布表示的相关性模型。本发明提高了相关性模型的可靠性和准确性，使得电路仿真数据的相关性模型可适用于任意规模的电路，利用该模型开发的算法在准确度和效率上都得以保证。
-
公开(公告)号：CN101964003B
公开(公告)日：2012-09-05
申请号：CN200910055399.2
申请日：2009-07-24
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明涉及一种集成电路可靠性分析方法和装置，该分析方法建立了同时考虑NBTI效应和工艺参数扰动的单元电路延时老化随机分析基准模型，提出了缩放函数以及等效老化时间概念来快速从基准模型求解单元电路在实际工作环境下的延时统计分布，提出了一种电路的预裁剪过程，降低了可靠性分析的复杂度。本发明的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。本发明同时考虑了工艺参数扰动、NBTI效应和电路工作环境对可靠性的影响，利用缩放函数、等效老化时间及预裁剪技术可以有效降低可靠性分析的复杂度，实现对超大规模集成电路考虑工艺偏差的可靠性的快速分析。
-
公开(公告)号：CN108614903B
公开(公告)日：2021-10-01
申请号：CN201611134827.7
申请日：2016-12-11
Applicant: 复旦大学
IPC: G06F30/398
Abstract: 本发明属于集成电路设计自动化领域，具体涉及一种基于相关性聚类和协方差收缩技术的集成电路仿真数据相关性建模方法及装置：本发明中首先获得建模所需的电路仿真数据，然后根据该数据构造一个原始多元正态分布，通过相关性聚类和协方差收缩技术，对该分布进行修正，得到一个以修正后的多元正态分布表示的相关性模型。本发明提高了相关性模型的可靠性和准确性，使得电路仿真数据的相关性模型可适用于任意规模的电路，利用该模型开发的算法在准确度和效率上都得以保证。
-
公开(公告)号：CN104462628A
公开(公告)日：2015-03-25
申请号：CN201310439047.3
申请日：2013-09-24
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路技术领域，具体涉及一种针对X型互连结构自动化布线的绕过障碍物的八叉Steiner最小树构建方法及装置。本发明方法中首先获得布线平面的Escape图和网格矩阵，然后利用图的分解、Steiner树的构造及合并技术获得绕过障碍物的直角Steiner最小树，再利用新增的45、135度布线走向，引入5种几何变换，从而得到最终需要的绕过障碍物的八叉Steiner最小树。本发明的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。在程序存储单元中存放Steiner最小树构建方法的程序。本发明可以快速有效地得到输入线网的绕过障碍物的八叉Steiner最小树的布线结果。
-
公开(公告)号：CN108614904A
公开(公告)日：2018-10-02
申请号：CN201611134836.6
申请日：2016-12-11
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路设计自动化领域，涉及一种基于仿真数据相关性的集成电路参数成品率快速分析方法及装置，本发明中首先获得电路的网表和各样本的工艺参数，然后通过部分电路仿真建立关于电路表现的相关性模型，再通过该相关性模型和已有的仿真数据，对剩余的电路仿真任务进行动态调度，当满足停止条件时根据仿真结果得到最终的参数成品率估计值。与传统方法相比，本发明可以明显减少获得准确参数成品率估计所需的电路仿真。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.019 seconds)
