-
公开(公告)号：CN109510638A
公开(公告)日：2019-03-22
申请号：CN201811614595.4
申请日：2018-12-27
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种应用于5G毫米波通讯的高灵敏度唤醒接收机。本包括四个低噪声放大器、四组受控振荡器和四组包络检波电路。低噪声放大器的输入耦合在天线上，放大器的输出耦合在受控振荡器；受控振荡器的输出耦合在包络检波的输入，包络检波的输出正比于输入的信号。20GHz到40GHz的毫米波注入低噪声放大器采用电容交流方式耦合，栅极偏置电压设置可调，通过调节注入对管的偏置可以获得最大的转换增益。该接收机实现了注入信号的频率从20GHz到40GHz的-90dBm的灵敏度，其转换增益最高可达80dB，整体功耗不超过0.1mW。本发明克服了传统毫米波唤醒接收机的低增益缺点，实现了高增益和高灵敏度。
-
公开(公告)号：CN104333384B
公开(公告)日：2017-04-12
申请号：CN201410638509.9
申请日：2014-11-13
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属集成电路技术领域，具体为一种采用失调平均和内插共享电阻网络的折叠内插模数转换器。本发明的折叠内插模数转换器由单一T/H电路、参考电阻串、预放大电路阵列、失调平均与内插共享电阻网络（内插系数为I）、折叠系数为F的折叠电路（1‑N级）、比较器阵列、数字编码电路和二进制数字码输出驱动模块构成。其中，内插采用无源电阻方式，将无源内插电阻和失调平均电阻共享融合。本发明消除了失调平均电阻和无源内插电阻级联时，无源内插电阻对失调平均电阻的影响；省略传统结构中的其它独立内插电路模块，降低功耗；有利于折叠内插信号路径中级联带宽的设计，使得系统更易于实现高带宽设计。
-
公开(公告)号：CN103684424B
公开(公告)日：2017-03-01
申请号：CN201210353242.X
申请日：2012-09-20
Applicant: 复旦大学
IPC: H03K23/42
Abstract: 本发明属于射频无线接收机集成电路技术领域，具体涉及一种应用于无线接收机集成电路中的高频高速电流模锁存分频器（Current-mode Latched Frequency Divider，CML-FD）的设计。一方面，通过在分频器的交差耦合管源极引入电容阵列提高分频器的工作频率；另一方面，通过改变负载MOS管的栅极电压大小，实现分频器的负载变化。通过这种设计，电流模锁存分频器可以实现较高速以及较宽的工作频率范围，并具有一定的可重构性，且节省芯片的面积，适用于多模可重构频率综合器。
-
公开(公告)号：CN106357269A
公开(公告)日：2017-01-25
申请号：CN201610807327.9
申请日：2016-09-07
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种用于高速时间交织模数转换器中的输入缓冲器。本发明的输入缓冲器包括时间交织模数转换器模型、一级低电平转高电平的缓冲器、一级高电平转低电平的缓冲器；两级缓冲器采用源跟随器的结构，通过第一级缓冲器隔离输入信号和各个通道，通过各个通道内的第二级缓冲器减少通道间的信号干扰以及电荷注入对于前一级信号的影响。本发明用于时间交织的高速高精度奈奎斯特ADC中，在第一级缓冲器中引入前馈电容来提高精度，在第二级缓冲器中引入N、P两路输入来提高速度、减少功耗。相对于已有的缓冲器，本发明提出了适用于时间交织ADC的两级缓冲器结构，并针对逐级设计给出了优化设计方案。
-
公开(公告)号：CN106026920A
公开(公告)日：2016-10-12
申请号：CN201610309966.2
申请日：2016-05-11
Applicant: 复旦大学
CPC classification number: H03B5/1206 , A61B5/00
Abstract: 本发明属于集成电路技术领域，具体涉及一种应用于太赫兹皮肤成像领域的CMOS集成电路太赫兹检测器。本发明采用了一种超可再生的接收机电路，该电路结构包括一个低噪声放大器，一组振荡器和一组包络检波电路。太赫兹波注入低噪声放大器采用电容交流方式耦合，栅极偏置电压设置可调，通过调节注入对管的偏置可以获得最大的转换增益。包络检波输出一个正相关于输入信号强度的电压信号，该注入实现300GHz到400GHz接近‑80dBm的灵敏度，转换增益最高可达57dB，整体功耗不超过8 mW。本发明彻底克服了工艺误差、温度漂移带来的锁定范围变化以及中心频率浮动和输出摆幅偏低等影响，使得能够应用于高性能太赫兹检测器中。
-
Patent Agency Ranking
公开(公告)号：CN102843136B
公开(公告)日：2015-10-28
申请号：CN201210340905.4
申请日：2012-09-15
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属集成电路技术领域，具体为一种高速高精度的动态比较器失调电压校正方法。比较器是模数转换器的核心部件，本发明提出一种全新的实时校正方法，利用MOS管工作在反型层时的可变电容的电容值随调节电压线性连续可变的特点，对比较器输出端的负载电容进行精确的微调，最终达到当比较器的差分输入为零时，因为比较器的器件失配产生的失调电压和比较器输出负载电容微调产生的影响相互抵消，从而达到校正比较器失调电压的目的。本发明能够有效的将比较器的1sigma失调电压缩小三百倍，从典型值29.4mV缩小到66μＶ。
-
公开(公告)号：CN104868902A
公开(公告)日：2015-08-26
申请号：CN201510121946.8
申请日：2015-03-19
Applicant: 复旦大学
IPC: H03K19/0175
Abstract: 本发明属于集成电路技术领域，具体为一种用于IO接口的高速低功耗自调节前馈电容补偿LVDS驱动电路。该驱动电路由移位寄存器、时钟控制电路、前馈电容网络、共模反馈和LVDS驱动电路构成；移位寄存器采用D型上升沿触发器和2:1选择器实现；时钟控制电路采用比较器、与门、或门、或非门和异或门实现；前馈电容网络采用电容和开关实现；共模反馈采用晶体管M1-M8、电阻RF和密勒补偿电容CC实现；LVDS驱动电路采用晶体管M9-M14实现。本发明的LVDS驱动电路采用了自调节前馈电容补偿结构，降低了预驱动电路的驱动能力要求，从而有效降低功耗；可以驱动不同负载并实现输出信号摆幅的自调节。
-
公开(公告)号：CN104348486A
公开(公告)日：2015-02-11
申请号：CN201410638369.5
申请日：2014-11-13
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属集成电路技术领域，具体为一种带冗余位单级折叠内插流水线模数转换器。该模数转换器由单一跟踪保持栅压自举开关、参考电压电阻串、M级（N+0.5）bits量化的折叠内插子模数转换器、数字编码电路和二进制数字码输出驱动电路模块构成；（N+0.5）bits量化的折叠内插子模数转换器由：预放大器阵列、折叠器阵列、失调平均和内插共享电阻网络、比较器阵列和有效信号路径选择开关构成。该（N×M）bits流水线结构将硬件开销与设计精度之间的指数关系简化为线性关系，同时摒除了传统流水线结构中存在的一些非线性因素，提高了模数转换器的采样速度，降低了模数转换器的功耗，有利于单通道超高速高能效模数转换器的实现。
-
公开(公告)号：CN104201170A
公开(公告)日：2014-12-10
申请号：CN201410386049.5
申请日：2014-08-07
Applicant: 复旦大学
IPC: H01L23/522
Abstract: 本发明属于集成电路技术领域，具体涉及一种立体包裹式金属-氧化层-金属电容。其内层极板由多层金属工艺作为第一金属层堆叠组成，外层极板也由多层金属工艺作为第二、三金属层堆叠组成。该结构的第一金属层被第二、三金属层以一种三维立体式的方式包裹覆盖，由两者之间的空隙由氧化层填充，形成该电容的有效电介质。该电容在有效缩小晶片面积的同时，能够达到满足千分之一的无源器件匹配精度要求，大小可以控制在1f法拉第以上。
-
公开(公告)号：CN104184456A
公开(公告)日：2014-12-03
申请号：CN201410388766.1
申请日：2014-08-10
Applicant: 复旦大学
IPC: H03K19/0175
Abstract: 本发明属于集成电路技术领域，具体涉及一种用于IO接口的低频多相位差分时钟树型高速低功耗串行器。该串行器由采样电路、门级逻辑电路和缓冲器构成；采样电路采用D型上升沿触发器实现；门级逻辑电路采用与非门、或非门实现；缓冲器采用两级反相器串联实现。本发明高速串行器采用低频时钟并且避免了传统高速串行器采用的较多D型触发器，从而有效降低功耗；采样电路为门级逻辑电路将并行数据依次锁存为串行数据提供至少一个比特宽度的裕量，以减小串行输出数据的误码率；门级逻辑电路中的每个与非门、或非门的输出寄生电容较小，使串行输出数据速率大为提高。
-
-
-
-
-
-
-
-
-
Search Results
312
records
(took 0.029 seconds)
