公开(公告)号：CN104184456B

公开(公告)日：2017-07-07

申请号：CN201410388766.1

申请日：2014-08-10

Applicant: 复旦大学

Inventor： 任俊彦 ,  苏源 ,  沈骁樱 ,  梅健 ,  叶凡 ,  李宁

IPC: H03K19/0175

Abstract: 本发明属于集成电路技术领域，具体涉及一种用于IO接口的低频多相位差分时钟树型高速低功耗串行器。该串行器由采样电路、门级逻辑电路和缓冲器构成；采样电路采用D型上升沿触发器实现；门级逻辑电路采用与非门、或非门实现；缓冲器采用两级反相器串联实现。本发明高速串行器采用低频时钟并且避免了传统高速串行器采用的较多D型触发器，从而有效降低功耗；采样电路为门级逻辑电路将并行数据依次锁存为串行数据提供至少一个比特宽度的裕量，以减小串行输出数据的误码率；门级逻辑电路中的每个与非门、或非门的输出寄生电容较小，使串行输出数据速率大为提高。

公开(公告)号：CN104184456A

公开(公告)日：2014-12-03

申请号：CN201410388766.1

申请日：2014-08-10

Applicant: 复旦大学

Inventor： 任俊彦 ,  苏源 ,  沈骁樱 ,  梅健 ,  叶凡 ,  李宁

IPC: H03K19/0175

Abstract: 本发明属于集成电路技术领域，具体涉及一种用于IO接口的低频多相位差分时钟树型高速低功耗串行器。该串行器由采样电路、门级逻辑电路和缓冲器构成；采样电路采用D型上升沿触发器实现；门级逻辑电路采用与非门、或非门实现；缓冲器采用两级反相器串联实现。本发明高速串行器采用低频时钟并且避免了传统高速串行器采用的较多D型触发器，从而有效降低功耗；采样电路为门级逻辑电路将并行数据依次锁存为串行数据提供至少一个比特宽度的裕量，以减小串行输出数据的误码率；门级逻辑电路中的每个与非门、或非门的输出寄生电容较小，使串行输出数据速率大为提高。