公开(公告)号：CN115803871A

公开(公告)日：2023-03-14

申请号：CN202180048193.6

申请日：2021-06-29

Applicant: 国际商业机器公司

Inventor： 张辰 ,  郭德超 ,  王俊利 ,  谢瑞龙 ,  程慷果 ,  李俊涛 ,  C·帕克 ,  鲍如强 ,  石城大 ,  于澜 ,  吴恒

IPC: H01L21/84

Abstract: 本发明的实施例可以包括半导体结构和制造方法。所述半导体结构可包含顶部沟道及底部沟道，其中所述顶部沟道包含多个垂直取向的沟道。底部沟道包括多个水平取向的沟道。所述半导体结构可以包括围绕所述顶部沟道和所述底部沟道的栅极。所述半导体结构可以包括位于所述栅极的每一侧上的间隔物。第一间隔物包括位于多个垂直取向的沟道之间的电介质材料。第二间隔物包括位于多个水平取向的沟道之间的电介质材料。这可以实现在垂直间隔物之间形成间隔物。

公开(公告)号：CN113646889A

公开(公告)日：2021-11-12

申请号：CN202080027677.8

申请日：2020-03-25

Applicant: 国际商业机器公司

Inventor： 山下典洪 ,  安藤崇志 ,  O·格鲁申克夫 ,  张辰 ,  渡部宏治

IPC: H01L27/088 ,  H01L21/336 ,  H01L21/8234

Abstract: 一种形成半导体结构的方法包括：形成一个或多个垂直鳍部，每个垂直鳍部包括为堆叠式VTFET结构的下部垂直传输场效应晶体管(VTFET)提供垂直传输通道的第一半导体层，所述第一半导体层上方的隔离层，以及所述隔离层上方的为所述堆叠式VTFET结构的上部VTFET提供垂直传输通道的第二半导体层。该方法还包括形成第一栅极堆叠，该第一栅极堆叠包括第一栅极电介质层和和第一栅极导体层，其围绕垂直鳍部的第一半导体层的一部分。该方法还包括形成第二栅极堆叠，该第二栅极堆叠包括第二栅极电介质层和第二栅极导体层，其围绕垂直鳍部的第二半导体层的一部分。第一栅极导体层和第二栅极导体层是相同的材料。

公开(公告)号：CN110520973A

公开(公告)日：2019-11-29

申请号：CN201880024368.8

申请日：2018-04-11

Applicant: 国际商业机器公司

Inventor： 苗欣 ,  程慷果 ,  张辰 ,  许文豫 ,  P.J.奥迪格斯

IPC: H01L21/336

Abstract: 一种用于降低半导体结构的寄生电容的方法，包括在衬底上形成鳍片结构，在鳍片结构和衬底之间形成第一源极/漏极区，在鳍片结构附近形成第一间隔物，在第一源极/漏极区附近形成第二间隔物和使暴露区域中的第一源极/漏极区凹陷。该方法还包括在凹陷的第一源极/漏极区的暴露区域内形成浅沟槽隔离(STI)区，在STI区域上方沉积底部间隔物，在底部间隔物上方形成金属棚极堆叠，在金属栅极堆叠上沉积顶部间隔物，切割金属栅极堆叠，在鳍片结构上形成第二源极/漏极区；和形成触点，使得STI区在金属栅极堆叠和第一源极/漏极区之间延伸一段长度。