公开(公告)号：CN104425495B

公开(公告)日：2019-06-11

申请号：CN201310594134.6

申请日：2013-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  卡洛斯·H·迪亚兹 ,  让-皮埃尔·科林格

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/775 ,  H01L21/8238 ,  B82Y10/00

CPC classification number: H01L21/823821 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/823807 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/6681 ,  H01L29/775 ,  H01L29/78 ,  H01L29/7853 ,  H01L29/78696

Abstract: 本发明提供了一种或多种半导体布置以及用于形成这种半导体布置的技术。例如，利用一个或多个硅和硅锗叠层，以形成包括锗纳米线沟道的PMOS晶体管和包括硅纳米线沟道的NMOS晶体管。在一个实例中，氧化第一硅和硅锗叠层，以将硅转化为氧化硅区，去除氧化硅区以形成PMOS晶体管的锗纳米线沟道。在另一个实例中，去除第二硅和硅锗叠层内的硅锗层，以形成NMOS晶体管的硅纳米线沟道。具有锗纳米线沟道的PMOS晶体管和具有硅纳米线沟道的NMOS晶体管作为单次制造工艺的一部分而形成。

公开(公告)号：CN106158867B

公开(公告)日：2019-03-01

申请号：CN201510736354.7

申请日：2015-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  卡洛斯·H·迪亚兹 ,  郭大鹏

IPC: H01L27/11 ,  H01L21/8244

Abstract: 本发明提供了半导体器件及其制造方法。SRAM单元包括堆叠在第一垂直下拉晶体管上方的第一垂直上拉晶体管，并且堆叠在第二垂直下拉晶体管上方的第二垂直上拉晶体管。第一垂直上拉晶体管和第一垂直下拉晶体管的栅极通过第一通孔连接，同时所述第二垂直上拉晶体管和所述第二垂直下拉晶体管的栅极通过第二通孔连接。第一垂直上拉晶体管和第一垂直传输栅极晶体管的漏极通过第一导电迹线连接，而所述第二垂直上拉晶体管和所述第二垂直传输栅极晶体管的漏极通过第二导电迹线连接。第一垂直上拉晶体管的栅极通过第三通孔连接至第二导电迹线，而所述第二垂直上拉晶体管的栅极通过第四通孔连接至第一导电迹线。

公开(公告)号：CN107785376A

公开(公告)日：2018-03-09

申请号：CN201710612853.4

申请日：2017-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  卡洛斯·H·迪亚斯 ,  郭大鹏

IPC: H01L27/11568 ,  H01L27/11573

Abstract: 介绍了用于非易失性存储器阵列的晶体无结型晶体管的半导体结构和方法。根据本公开的各个实施例提供了一种制造具有低热预算的单片3D交叉条非易失性存储器阵列的方法。该方法通过从晶种晶圆转移掺杂的晶体半导体材料的层以形成无结型晶体管的源极、漏极、和连接沟道来将晶体无结型晶体管并入非易失性存储器结构。本发明实施例涉及3D交叉条非易失性存储器。

公开(公告)号：CN104425612B

公开(公告)日：2018-02-16

申请号：CN201410313445.5

申请日：2014-07-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  江国诚 ,  郭大鹏 ,  卡洛斯·H.·迪亚兹

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/41741 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/28518 ,  H01L29/0676 ,  H01L29/16 ,  H01L29/413 ,  H01L29/66439 ,  H01L29/6653 ,  H01L29/66742 ,  H01L29/775 ,  H01L29/78642

Abstract: 一种半导体器件包括：包括第一导电类型的第一类型区。该半导体器件包括：包括第二导电类型的第二类型区。该半导体器件包括在第一类型区和第二类型区之间延伸的沟道区。该半导体器件包括位于第一类型区的第一类型表面区上的第一硅化物区。第一硅化物区与第一类型区的第一类型扩散区分隔开第一距离和/或与沟道区分隔开第二距离。本发明也提供了具有硅化物的半导体器件。

公开(公告)号：CN104576395B

公开(公告)日：2017-08-15

申请号：CN201410385556.7

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王建勋 ,  黄懋霖 ,  林群雄 ,  让-皮埃尔·科林格

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/0676 ,  H01L21/31144 ,  H01L29/0669 ,  H01L29/401 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/66772 ,  H01L29/775 ,  H01L29/785 ,  H01L29/78696 ,  H01L2029/7858

Abstract: 本发明提供了一种具有用于源极和漏极的支撑结构的纳米线MOSFET。提供了一种晶体管器件和用于形成纳米线场效应晶体管(FET)的方法。形成包括源极区和漏极区的器件层，其中源极区和漏极区由悬空的纳米线沟道连接。在源极区和漏极区的下面形成蚀刻停止层。蚀刻停止层包括介于半导体衬底与源极区和漏极区之间的支撑结构。悬空的纳米线沟道通过蚀刻该悬空的纳米线沟道下面的牺牲材料而形成。该蚀刻对于牺牲材料具有选择性以防止去除源极区和漏极区下面的蚀刻停止层。

公开(公告)号：CN107039499A

公开(公告)日：2017-08-11

申请号：CN201610915622.6

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/42392 ,  H01L29/0649 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/36 ,  H01L29/66439 ,  H01L29/66742 ,  H01L29/78681 ,  H01L29/78687 ,  H01L29/78696 ,  H01L29/0669 ,  H01L29/66409 ,  H01L29/78

Abstract: 本发明提供了半导体结构及其形成方法。该半导体结构包括衬底和在衬底上方形成的纳米线结构。此外，该纳米线结构包括第一部分、第二部分和第三部分。该半导体结构还包括在纳米线结构的第三部分周围形成的栅极结构和在纳米线结构的第一部分中形成的源极区域。此外，纳米线结构中的耗尽区的长度长于栅极结构的长度并且没有与源极区域接触。

公开(公告)号：CN105977255A

公开(公告)日：2016-09-28

申请号：CN201510724065.5

申请日：2015-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  卡洛斯·H·迪亚兹 ,  杨育佳

IPC: H01L27/092 ,  H01L29/24 ,  H01L21/8238

CPC classification number: H01L29/66969 ,  H01L21/02521 ,  H01L21/02573 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02598 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/02667 ,  H01L21/426 ,  H01L21/441 ,  H01L21/461 ,  H01L21/477 ,  H01L21/76224 ,  H01L21/76895 ,  H01L21/823412 ,  H01L21/823487 ,  H01L21/823885 ,  H01L21/8256 ,  H01L21/8258 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/092 ,  H01L27/1207 ,  H01L27/1222 ,  H01L27/127 ,  H01L29/04 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/24 ,  H01L29/267 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/7827 ,  H01L29/78618 ,  H01L29/78642 ,  H01L29/78681 ,  H01L29/78696 ,  H01L21/823807

Abstract: 本发明描述了器件和形成这样的器件的方法，器件具有当为块状时是半金属但是在器件中是半导体的材料。示例性结构包括衬底、第一源极/漏极接触区、沟道结构、栅极电介质、栅电极和第二源极/漏极接触区。衬底具有上表面。沟道结构连接至第一源极/漏极接触区并且位于第一源极/漏极接触区上方，并且沟道结构位于衬底的上表面上方。沟道结构具有在第一源极/漏极接触区之上延伸的侧壁。沟道结构包括含铋半导体材料。栅极电介质为沿着沟道结构的侧壁。栅电极为沿着栅极电介质。第二源极/漏极接触区连接至沟道结构并且位于沟道结构上方。本发明涉及具有为块状半金属的半导体材料的器件及其形成方法。

公开(公告)号：CN107785376B

公开(公告)日：2020-06-19

申请号：CN201710612853.4

申请日：2017-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  卡洛斯·H·迪亚斯 ,  郭大鹏

IPC: H01L27/11568 ,  H01L27/11573

Abstract: 介绍了用于非易失性存储器阵列的晶体无结型晶体管的半导体结构和方法。根据本公开的各个实施例提供了一种制造具有低热预算的单片3D交叉条非易失性存储器阵列的方法。该方法通过从晶种晶圆转移掺杂的晶体半导体材料的层以形成无结型晶体管的源极、漏极、和连接沟道来将晶体无结型晶体管并入非易失性存储器结构。本发明实施例涉及3D交叉条非易失性存储器。

公开(公告)号：CN107068755B

公开(公告)日：2019-12-27

申请号：CN201611074914.8

申请日：2016-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  卡洛斯·H·迪亚兹

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/417 ,  H01L21/336

Abstract: 一种半导体器件包含设置于衬底上方的鳍结构、栅极结构及源极。鳍结构包含暴露于隔离绝缘层的上层。栅极结构设置于鳍结构的上层的一部分上方。源极包含未被栅极结构覆盖的鳍结构的上层。源极的鳍结构的上层由晶体半导体层覆盖。晶体半导体层由Si和第一金属元素形成的硅化物层覆盖。硅化物层由第一金属层覆盖。由第一金属元素制成的第二金属层置于第一金属层和隔离绝缘层之间。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN103996709B

公开(公告)日：2018-05-04

申请号：CN201310239660.0

申请日：2013-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  江国诚

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7843 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/785

Abstract: 用于在FinFET沟道中诱导应变的方法。本文公开了一种FinFET，其中位于鳍内的膨胀材料(通常是鳍半导体的氧化物)产生显著增大FinFET沟道内的电荷载流子迁移率的应变。该构思可以应用到p型或n型FinFET。对于p型FinFET，膨胀材料设置在源极区和漏极区的下方。对于n型FinFET，膨胀材料设置在沟道区的下方。膨胀材料可以与源极区和漏极区上的应变诱导外延或不与源极区和漏极区上的应变诱导外延一起使用，并且可以提供比单独使用应变诱导外延实现的应变更大的应变。