公开(公告)号：CN107785376A

公开(公告)日：2018-03-09

申请号：CN201710612853.4

申请日：2017-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  卡洛斯·H·迪亚斯 ,  郭大鹏

IPC: H01L27/11568 ,  H01L27/11573

Abstract: 介绍了用于非易失性存储器阵列的晶体无结型晶体管的半导体结构和方法。根据本公开的各个实施例提供了一种制造具有低热预算的单片3D交叉条非易失性存储器阵列的方法。该方法通过从晶种晶圆转移掺杂的晶体半导体材料的层以形成无结型晶体管的源极、漏极、和连接沟道来将晶体无结型晶体管并入非易失性存储器结构。本发明实施例涉及3D交叉条非易失性存储器。

公开(公告)号：CN107785376B

公开(公告)日：2020-06-19

申请号：CN201710612853.4

申请日：2017-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  卡洛斯·H·迪亚斯 ,  郭大鹏

IPC: H01L27/11568 ,  H01L27/11573

Abstract: 介绍了用于非易失性存储器阵列的晶体无结型晶体管的半导体结构和方法。根据本公开的各个实施例提供了一种制造具有低热预算的单片3D交叉条非易失性存储器阵列的方法。该方法通过从晶种晶圆转移掺杂的晶体半导体材料的层以形成无结型晶体管的源极、漏极、和连接沟道来将晶体无结型晶体管并入非易失性存储器结构。本发明实施例涉及3D交叉条非易失性存储器。

公开(公告)号：CN101308873A

公开(公告)日：2008-11-19

申请号：CN200710194796.9

申请日：2007-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 冯家馨 ,  卡洛斯·H·迪亚斯

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/12

CPC classification number: H01L29/7841 ,  H01L27/108 ,  H01L27/10802

Abstract: 一种形成零电容随机存储器单元的方法及其所产生的半导体结构。该半导体结构包括：半导体基底、位于半导体基底上的介电层、介电层中的开口、介电层上邻近开口的半导体带、位于半导体带表面上的栅极介电层、位于栅极介电层上的栅极电极、以及源极/漏极区域。其中半导体基底通过前述开口暴露出来，而源极/漏极区域位于半导体带中且邻近栅极电极。