-
公开(公告)号:CN101650973A
公开(公告)日:2010-02-17
申请号:CN200910143851.0
申请日:2009-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C17/00
Abstract: 本发明公开了一种用于编程单次可编程(OTP)存储器的压降转换器,所述压降转换器包括连接到编程电源的焊垫,以及连接在所述焊垫和所述OTP存储器之间的至少一个正偏二极管,其中由所述OTP存储器接收的编程电压从所述编程电源降低了穿过所述正偏二极管的电压降。
-
公开(公告)号:CN107039338B
公开(公告)日:2020-07-17
申请号:CN201611191301.2
申请日:2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明的实施例提供用于制造互连结构的方法以及互连结构。该方法包括:在衬底中形成开口;在开口中形成低k介电块;在低k介电块中形成至少一个通孔;以及在通孔中形成导体。该互连结构包括衬底、介电块和导体。衬底具有位于其中的开口。介电块位于衬底的开口中。介电块具有位于其中的至少一个通孔。介电块的介电常数小于衬底的介电常数。导体位于介电块的通孔中。
-
公开(公告)号:CN108538809A
公开(公告)日:2018-09-14
申请号:CN201810558516.6
申请日:2012-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/525 , H01L21/768
Abstract: 一种形成具有电熔丝的集成电路的方法包括在衬底的上方形成至少一个晶体管。形成至少一个晶体管包括在衬底的上方形成栅极电介质结构。功函金属层形成在栅极电介质结构的上方。导电层形成在功函金属层的上方。源极/漏极(S/D)区域被形成为与栅极电介质结构的每个侧壁相邻。至少一个电熔丝形成在衬底的上方。形成至少一个电熔丝包括在衬底的上方形成第一半导体层。第一硅化物层形成在第一半导体层上。
-
公开(公告)号:CN107070480A
公开(公告)日:2017-08-18
申请号:CN201610964283.0
申请日:2016-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H04B1/40
CPC classification number: H04L27/3405 , H04B1/0475 , H04B1/10 , H04L1/0001 , H04L12/00 , H04L27/0002 , H04L27/34 , H04L27/362 , H04L27/367 , H04B1/40
Abstract: 一种数字码恢复电路包含数据发射器,所述数据发射器输出输入数据或前导码作为发射器数据。射频互连件RFI发射器基于所述发射器数据而调制载波信号并在信道上将所述经调制载波信号发射到RFI接收器,所述RFI接收器解调所述载波信号以获得经恢复发射器数据。校准存储装置存储前导数据,且校准电路接收所述经恢复发射器数据。如果所述经恢复发射器数据源于所述前导码,那么所述校准电路根据所述经恢复发射器数据及所述前导数据而确定一组数字校准调整。如果所述经恢复发射器数据源于所述输入数据,那么所述校准电路对所述经恢复发射器数据应用所述组数字校准调整以获得经调整数字码并输出所述经调整数字码。
-
公开(公告)号:CN106299571A
公开(公告)日:2017-01-04
申请号:CN201610004195.6
申请日:2016-01-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01P3/082 , H01P3/026 , H01P3/06 , H01P11/003 , H01P3/18 , H01P11/001
Abstract: 一种传输线设计包括配置为传递至少一个第一信号的第一传输线。传输线设计还包括配置为传递至少一个第二信号的第二传输线,其中,第二传输线和第一传输线分隔开。传输线设计还包括位于第一传传输线和第二传输线之间的高k介电材料。传输线设计还包括围绕高k介电材料、第一传输线和第二传输线的介电材料,其中,介电材料和高k介电材料不同。本发明实施例涉及传输线设计及其形成方法。
-
公开(公告)号:CN103425812B
公开(公告)日:2016-11-23
申请号:CN201210559158.3
申请日:2012-12-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G03F1/00 , G06F17/5009 , G06F17/5045 , G06F17/5068 , G06F19/00 , G06F2217/12 , G21K5/00
Abstract: 一种电路设计系统包括被配置成生成用于电路的原理图信息和预着色信息的原理图设计工具。电路设计系统还包括被配置成在非暂时性计算机可读介质上存储原理图信息和预着色信息的网表文件以及被配置成从网表文件中提取预着色信息的提取工具。包括在电路设计系统中的布局设计工具被配置成基于原理图信息和预着色信息设计至少一个掩模。电路设计系统进一步包括被配置成将至少一个掩模与原理图信息和预着色信息进行比较的布局与原理图比较工具。本发明还提供了半导体器件设计系统及其使用方法。
-
公开(公告)号:CN102386926B
公开(公告)日:2014-07-02
申请号:CN201110191009.1
申请日:2011-07-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G04F10/005
Abstract: 本发明公开了一种时序电路与控制信号时序的方法。所述时序电路包含TDC(Time?to?Digital?Conversion,时间数字转换)电路、校正模块与修正模块。TDC电路是配置来提供时序信号指针,时序信号指针是指示周期参考频率信号与可变回授信号的边缘间的时序差异。TDC电路亦是配置来提供延迟信号,延迟信号是由延迟参考频率信号而来。校正模块配置来提供校正信号,以增加与减少TDC电路的总延迟,总延迟是基于校正信号的时间延迟加上修正信号的时间延迟。修正模块是配置来接收时序信号并提供修正信号,其通过操作在参考频率信号的频率来最小化时序信号的频率响应中的谐波突出(Spurs)。
-
公开(公告)号:CN102457229B
公开(公告)日:2014-03-26
申请号:CN201110249556.0
申请日:2011-08-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03B27/00 , H03B5/1215 , H03B5/1228
Abstract: 本发明提供了一种正交振荡器及生成正交信号的方法。正交振荡器包含一第一振荡器,具有一第一二阶谐波节点,一第二振荡器,具有一第二二阶谐波节点,至少一电容器与所述第一二阶谐波节点和所述第二二阶谐波节点耦合。第一振荡器用于提供一同相信号,第二振荡器用于提供一正交信号。本发明提供的正交振荡器能够提升相位噪声性能,且在没有任何相位噪声降低、额外功耗、电压余量耗散或任何LC谐振频率影响的情况下具有相对紧凑的芯片面积。
-
公开(公告)号:CN102194815B
公开(公告)日:2014-01-01
申请号:CN201010293536.9
申请日:2010-09-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , G06F17/50
CPC classification number: G06F17/5068 , G06F17/50 , G06F17/5009 , H01L27/088 , H01L27/0922
Abstract: 本发明揭露一种金属氧化物半导体组件及其制作方法,该金属氧化物半导体(MOS)组件包含具有第一与第二接触的有源区。第一与第二栅极位于第一与第二接触之间。第一栅极邻设于第一接触,且具有第三接触。第二栅极邻设于第二接触,且具有与第三接触耦合的第四接触。为有源区与第一栅极所定义出的晶体管具有第一临界电压,而为有源区与第二栅极所定义出的晶体管具有第二临界电压。
-
公开(公告)号:CN103425812A
公开(公告)日:2013-12-04
申请号:CN201210559158.3
申请日:2012-12-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G03F1/00 , G06F17/5009 , G06F17/5045 , G06F17/5068 , G06F19/00 , G06F2217/12 , G21K5/00
Abstract: 一种电路设计系统包括被配置成生成用于电路的原理图信息和预着色信息的原理图设计工具。电路设计系统还包括被配置成在非暂时性计算机可读介质上存储原理图信息和预着色信息的网表文件以及被配置成从网表文件中提取预着色信息的提取工具。包括在电路设计系统中的布局设计工具被配置成基于原理图信息和预着色信息设计至少一个掩模。电路设计系统进一步包括被配置成将至少一个掩模与原理图信息和预着色信息进行比较的布局与原理图比较工具。本发明还提供了半导体器件设计系统及其使用方法。
-
-
-
-
-
-
-
-
-