分解集成电路布局的方法以及计算机可读取媒体

    公开(公告)号:CN102147820B

    公开(公告)日:2013-01-09

    申请号:CN201010546487.5

    申请日:2010-11-12

    CPC classification number: G06F17/5081

    Abstract: 本发明涉及一种分解集成电路布局的方法以及储存有多个计算机指令的计算机可读取媒体。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中,在具有一布局库的一客户场所产生一布局以作为输入,其中布局库提供已确认为可分开的且能够使用的示例性布局,和可避免导致冲突的布局。本发明的实施例亦提供一实时奇循环(real-time odd cycle)检查器,其中在布局产生期间,该检查器在冲突区域和奇循环出现时,实时将它们识别出来。为了减少内存的使用,可以分开各种装置的布局,以针对冲突来检查每一单独的布局或少数布局,而不是整个应用电路的一个大的布局。一旦在客户场所准备好布局,它就被发送到制造场所分解成二光罩并流片完成(taped-out)。本发明亦有揭露其它实施例。

    分解集成电路布局的方法
    12.
    发明公开

    公开(公告)号:CN102147821A

    公开(公告)日:2011-08-10

    申请号:CN201010546498.3

    申请日:2010-11-12

    CPC classification number: G06F17/5081

    Abstract: 本发明涉及一种分解集成电路布局的方法。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中,在具有一布局库的一客户场所产生一布局以作为输入,其中布局库提供已确认为可分开的且能够使用的示例性布局,和可避免导致冲突的布局。本发明的实施例亦提供一实时奇循环(real-time odd cycle)检查器,其中在布局产生期间,该检查器在冲突区域和奇循环出现时,实时将它们识别出来。为了减少内存的使用,可以分开各种装置的布局,以针对冲突来检查每一单独的布局或少数布局,而不是整个应用电路的一个大的布局。一旦在客户场所准备好布局,它就被发送到制造场所分解成二光罩并流片完成(taped-out)。本发明亦有揭露其它实施例。

    半导体结构的制造方法及计算机可读取存储媒体

    公开(公告)号:CN112864042A

    公开(公告)日:2021-05-28

    申请号:CN201911182275.0

    申请日:2019-11-27

    Abstract: 本发明实施例涉及半导体结构的制造方法及计算机可读取存储媒体。本揭示涉及一种半导体结构的制造方法。制造方法包含以下操作。取得半导体结构的预设工艺参数。将半导体结构分为多个单元。将第一参数分配给所述单元的一部分,以及将第二参数分配给所述单元的另一部分。分别取得第一模拟事件及第二模拟事件。进行工艺模拟,工艺模拟是针对具有第一参数的所述单元,进行第一模拟事件,以及针对具有第二参数的所述单元,进行第二模拟事件。依据模拟结果,调整预设工艺参数。进行半导体结构的工艺。

    在垂直纳米导线晶体管中诱发局部应变

    公开(公告)号:CN105810720B

    公开(公告)日:2019-05-10

    申请号:CN201510856836.6

    申请日:2015-11-30

    Abstract: 本发明是关于在垂直纳米导线晶体管中诱发局部应变。根据本发明一实施例的装置包含半导体衬底和所述半导体衬底上方的垂直纳米导线。所述垂直纳米导线包含底部源极/漏极区域、所述底部源极/漏极区域上方的沟道区域,以及所述沟道区域上方的顶部源极/漏极区域。顶部层间电介质ILD包围所述顶部源极/漏极区域。所述装置进一步包含包围所述底部源极/漏极区域的底部ILD、包围所述沟道区域的栅电极以及应变施加层,所述应变施加层具有在所述顶部ILD、所述底部ILD和所述栅电极的相对侧上的垂直部分,并且接触所述顶部ILD、所述底部ILD和所述栅电极的相对侧壁。

Patent Agency Ranking