金属在金属上的组件及其制造方法

    公开(公告)号:CN1606168A

    公开(公告)日:2005-04-13

    申请号:CN200410057104.2

    申请日:2004-08-19

    Inventor: 张家龙 陈俊宏

    CPC classification number: H01L23/5222 H01L2924/0002 H01L2924/00

    Abstract: 一种金属在金属上(MOM)的组件及其制造方法。该组件具有至少一组件单元位于一包含一框架部分以及一受到该框架部分所围绕的中心部分的第一层别上;该中心部分具有一十字型中心处以定义该框架与中心部分为四个空间象限。该中心部分具有一或一个以上中心指状物,每一中心指状物由其至少四个末端中的一末端于一象限中延伸;该框架部分也同样具有一或一个以上的框架指状物自此处延伸,每一框架指状物位于一象限中且不与位于同象限的中心指状物重叠。

    半导体装置及集成电路
    16.
    发明公开

    公开(公告)号:CN101174620A

    公开(公告)日:2008-05-07

    申请号:CN200710101842.6

    申请日:2007-04-25

    CPC classification number: H01L23/5223 H01L27/0805 H01L2924/0002 H01L2924/00

    Abstract: 本发明公开了一种半导体装置,包括:第一电容组件及第二电容组件。第一电容组件包括彼此连接的多个第一单元电容组件,且每一第一单元电容组件具有第一单元电容值,而第二电容组件包括彼此连接的多个第二单元电容组件,且每一第二单元电容组件具有第二单元电容值,其中所述第一单元电容组件与第二单元电容组件具有相同的数量。所述第一单元电容组件与第二单元电容组件排列成一个阵列,并在每一列及每一栏中交替排置且总数分别大于2。同时,本发明还公开了一种集成电路,包括有上述电容组件阵列。总之,本发明通过有效降低工艺变异的敏感性,使得在不增加电容值不匹配的情形下可以形成较大的电容组件对。

    集成电路的电容器结构及其制造方法

    公开(公告)号:CN101000908A

    公开(公告)日:2007-07-18

    申请号:CN200610094199.4

    申请日:2006-06-27

    CPC classification number: H01L23/5223 H01L28/60 H01L2924/0002 H01L2924/00

    Abstract: 本发明提供一种集成电路的电容器结构及其制造方法,包含:一第一板状物层,包含一系列相互交叉(interdigitated)的第一板状物;一第一介电层,覆盖于该第一板状物层上;一第一延伸层,在该第一介电层上,包含一系列相互交叉的第一延伸板,各个该第一延伸板分别配置于各个该第一板状物上方;一系列的第一导通层,分别连接于各个该第一延伸板上;以及一第二板状物层,包含一系列相互交叉的第二板状物,各个该第二板状物分别连接于各个该第一导通层上;其中相连的第一延伸板、第一导通层、及第二板状物的极性与相对应的第一板状物的极性互异。本发明可有效地结合MOM电容器与MIM电容器,并还可改善对准误差所造成的影响。

    半导体装置及集成电路
    18.
    发明授权

    公开(公告)号:CN101174620B

    公开(公告)日:2010-12-01

    申请号:CN200710101842.6

    申请日:2007-04-25

    CPC classification number: H01L23/5223 H01L27/0805 H01L2924/0002 H01L2924/00

    Abstract: 本发明公开了一种半导体装置,包括:第一电容组件及第二电容组件。第一电容组件包括彼此连接的多个第一单元电容组件,且每一第一单元电容组件具有第一单元电容值,而第二电容组件包括彼此连接的多个第二单元电容组件,且每一第二单元电容组件具有第二单元电容值,其中所述第一单元电容组件与第二单元电容组件具有相同的数量。所述第一单元电容组件与第二单元电容组件排列成一个阵列,并在每一列及每一栏中交替排置且总数分别大于2。同时,本发明还公开了一种集成电路,包括有上述电容组件阵列。总之,本发明通过有效降低工艺变异的敏感性,使得在不增加电容值不匹配的情形下可以形成较大的电容组件对。

    集成电路的电容器结构及其制造方法

    公开(公告)号:CN100477214C

    公开(公告)日:2009-04-08

    申请号:CN200610094199.4

    申请日:2006-06-27

    CPC classification number: H01L23/5223 H01L28/60 H01L2924/0002 H01L2924/00

    Abstract: 本发明提供一种集成电路的电容器结构及其制造方法,包含:一第一板状物层,包含一系列相互交叉(interdigitated)的第一板状物;一第一介电层,覆盖于该第一板状物层上;一第一延伸层,在该第一介电层上,包含一系列相互交叉的第一延伸板,各个该第一延伸板分别配置于各个该第一板状物上方;一系列的第一导通层,分别连接于各个该第一延伸板上;以及一第二板状物层,包含一系列相互交叉的第二板状物,各个该第二板状物分别连接于各个该第一导通层上;其中相连的第一延伸板、第一导通层、及第二板状物的极性与相对应的第一板状物的极性互异。本发明可有效地结合MOM电容器与MIM电容器,并还可改善对准误差所造成的影响。

Patent Agency Ranking