-
公开(公告)号：CN113934563A
公开(公告)日：2022-01-14
申请号：CN202111092931.5
申请日：2021-09-17
Applicant: 北京控制工程研究所
Abstract: 一种支持异构多处理器架构的程序配置方法，包括如下步骤：在NOR‑flash存储器中，存储两份CPU的程序，存储两份DSP的程序，均为同构备份；在EEPROM存储器中，存储一份CPU的程序，存储一份DSP的程序；与NOR‑flash中的存储程序异构容错；程序管理的配置参数存储在EEPROM中，采取按位三模冗余存储结构；CPU作为主控处理器，DSP作为协处理器，由CPU进行程序的统一管理。CPU根据配置参数要求对CPU、DSP的程序进行加载，启动多处理器运行；当配置参数在轨修改后，CPU对CPU和DSP进行复位控制，停止原程序运行，并按新的配置参数要求进行程序加载，重新启动多处理器运行，完成程序的在轨更新运行。
-
公开(公告)号：CN107977289B
公开(公告)日：2020-10-23
申请号：CN201711083696.9
申请日：2017-11-07
Applicant: 北京控制工程研究所
Abstract: 本发明涉及一种热备份计算机中多模冗余总线容错架构及其控制方法，属于通信技术领域。本发明根据空间站制导导航控制分系统特性，设计一种包含M条总线的热备份计算机多模冗余总线容错架构。根据任务需求，使众多的敏感器、执行结构合理的分布于M条总线上。空间站制导导航控制计算机的各个单机设计有N路总线控制线路，分别连接在M条总线中的N条总线。正常情况下，每台单机控制一条总线，即每台单机的一路总线控制器工作在主控模式，其他N‑1路总线控制器作为冗余备份工作在监听/休眠模式。采用该种热备份计算机多模冗余总线容错架构及其控制方法，满足了复杂长寿命制导导航控制分系统对总线长期高可靠且总线数据吞吐带宽高的性能要求。
-
公开(公告)号：CN107977289A
公开(公告)日：2018-05-01
申请号：CN201711083696.9
申请日：2017-11-07
Applicant: 北京控制工程研究所
CPC classification number: G06F11/1616 , G06F11/2005 , G06F11/2017
Abstract: 本发明涉及一种热备份计算机中多模冗余总线容错架构及其控制方法，属于通信技术领域。本发明根据空间站制导导航控制分系统特性，设计一种包含M条总线的热备份计算机多模冗余总线容错架构。根据任务需求，使众多的敏感器、执行结构合理的分布于M条总线上。空间站制导导航控制计算机的各个单机设计有N路总线控制线路，分别连接在M条总线中的N条总线。正常情况下，每台单机控制一条总线，即每台单机的一路总线控制器工作在主控模式，其他N-1路总线控制器作为冗余备份工作在监听/休眠模式。采用该种热备份计算机多模冗余总线容错架构及其控制方法，满足了复杂长寿命制导导航控制分系统对总线长期高可靠且总线数据吞吐带宽高的性能要求。
-
公开(公告)号：CN104345771B
公开(公告)日：2016-03-30
申请号：CN201410492211.1
申请日：2014-09-23
Applicant: 北京控制工程研究所
IPC: G06F1/12
Abstract: 本发明公开了一种多机热备份计算机初始同步方法，包括以下步骤：热备份计算机接收外部输入的同一个同步时钟信号；各热备份计算机完成初始化工作后即向其他单机发送A信息，A信息内容为本机具备同步工作条件；某热备份计算机收到所有其他热备份计算机发送来A信息，则向其他热备份计算机发送B信息，B信息内容为当下一个同步时钟信号的上升沿到来时，当前热备份计算机即开始工作；当某机收到B信息则其向其他机发送B信息；若某热备份计算机连续N(N为预设值)个同步时钟周期未收到其他机发送来的A信息，则其向其他机发送B信息。采用本发明可实现多机热备份计算机初始同步，提高热备份计算机可靠性和自主运行能力。
-
公开(公告)号：CN103473156B
公开(公告)日：2015-07-08
申请号：CN201310439356.0
申请日：2013-09-24
Applicant: 北京控制工程研究所
Abstract: 一种基于实时操作系统的星载计算机三机热备份容错方法，首先构建三台装有相同实时操作系统的计算机。在每个控制周期中，每台单机都通过三机之间的数据交换获取另外两机的数据。然后按照本机和另一机、本机和第三机、另一机和第三机共三种情况进行比较。再根据数据比对结果是否一致，结合单机是否发生过复位、“切机命令字”是否有效等因素，设置本机是否健康的标志。三台单机同步运行，三机的对外输出控制状态相同，由当班机负责最终的对外输出。在故障处理时，由于三台单机均同步运行，当班机切换时不需要再获取状态，所以故障恢复时间短，实时性高，在切换过程中系统控制不存在间隙，系统控制可以平稳过渡，实现了系统的自主重构。
-
Patent Agency Ranking
公开(公告)号：CN104345771A
公开(公告)日：2015-02-11
申请号：CN201410492211.1
申请日：2014-09-23
Applicant: 北京控制工程研究所
IPC: G06F1/12
CPC classification number: G06F11/1461 , G06F11/1464
Abstract: 本发明公开了一种多机热备份计算机初始同步方法，包括以下步骤：热备份计算机接收外部输入的同一个同步时钟信号；各热备份计算机完成初始化工作后即向其他单机发送A信息，A信息内容为本机具备同步工作条件；某热备份计算机收到所有其他热备份计算机发送来A信息，则向其他热备份计算机发送B信息，B信息内容为当下一个同步时钟信号的上升沿到来时，当前热备份计算机即开始工作；当某机收到B信息则其向其他机发送B信息；若某热备份计算机连续N(N为预设值)个同步时钟周期未收到其他机发送来的A信息，则其向其他机发送B信息。采用本发明可实现多机热备份计算机初始同步，提高热备份计算机可靠性和自主运行能力。
-
公开(公告)号：CN119449212A
公开(公告)日：2025-02-14
申请号：CN202411462055.4
申请日：2024-10-18
Applicant: 北京控制工程研究所
IPC: H04J3/06
Abstract: 本发明提供了一种基于TTE网络的拜占庭计算机系统的内外同步方法，该方法应用于引入TTE网络的拜占庭计算机系统中，包括：获取采用同步拜占庭协议的拜占庭计算机系统的包括多个第一同步周期的第一运行周期和TTE网络输入的包括多个第二同步周期的第二运行周期；针对每个第一同步周期，均执行：获取对应该第一同步周期的当前第二同步周期，确定该第一同步周期的第一初始时刻和当前第二同步周期的第二初始时刻；根据第一初始时刻和第二初始时刻对该第一同步周期进行调整，得到修正同步周期，完成同步。本方案提供的基于TTE网络的拜占庭计算机系统的内外同步实现内部同步周期与外部同步周期的同步，保证了拜占庭计算机系统的高可靠性。
-
公开(公告)号：CN117614576A
公开(公告)日：2024-02-27
申请号：CN202311576994.7
申请日：2023-11-23
Applicant: 北京控制工程研究所
IPC: H04B17/391 , H04B7/185 , H04B17/00
Abstract: 本发明涉及航空航天技术领域，特别涉及一种面向星群组网的仿真平台和星群组网运行实例的验证方法。平台包括：开发对象仿真模块、星座模拟模块和API网关，星座模拟模块包括星座模型、遥感模型和通信模型；星座模型用于模拟各节点，并实时推算各节点的物理位置；开发对象仿真模块包含与各节点一一对应的运行实例；通信模型用于根据各节点的物理位置，确定每个节点的联通性，以确定星座模型中所有通信链路；遥感模型用于根据遥感服务请求返回遥感结果；API网关用于处理运行实例的通信服务请求和遥感服务请求。本方案可以实现对星群组网被测软件运行实例的调试测试和演示验证，为空天地一体化协同组网下星载操作系统开发提供了仿真运行环境。
-
公开(公告)号：CN110134504A
公开(公告)日：2019-08-16
申请号：CN201910351821.2
申请日：2019-04-28
Applicant: 北京控制工程研究所
Abstract: 本发明提供了一种基于有限状态机的操作系统需求层形式化建模方法及装置，属于嵌入式操作系统领域。该方法响应于对操作系统需求层进行建模的请求，从操作系统功能模块数据库中，获取操作系统对应的多个功能模块、各功能模块对应的至少两种子状态及引起各功能模块子状态发生变化的至少一种操作，从而确定操作系统的系统状态及引起系统状态变化的触发事件；根据确定的系统状态及引起系统状态变化的触发事件，建立基于有限状态机的操作系统需求层形式化模型。本发明具有良好的复用性、适应性和灵活性，可以准确地描述操作系统的运行过程，为下一步形式化验证奠定基础，以便更早地发现是否有潜在的错误，有助于完成整个操作系统的形式化验证。
-
公开(公告)号：CN106528466B
公开(公告)日：2019-05-24
申请号：CN201610907762.9
申请日：2016-10-18
Applicant: 北京控制工程研究所
Abstract: 一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法，设计了一个具有自主执行IO访问指令能力的控制器，CPU可以直接访问IO控制器也可以通过一个高速存储器和IO控制器实现数据交互。处理器可将需要IO控制器执行的指令预存至高速存储器中，然后由IO控制器自动读取存储器指令并执行相应操作，操作完毕后等待处理器的下一步指令，本发明效果显著，规避了慢速IO对处理器运行速度的影响，充分发挥处理器性能；取消了产品内部单板之间的自定义三总线设计，有利于单板的标准化设计；避免应用软件频繁的IO访问操作，有利于软件编程实现。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.055 seconds)
