-
公开(公告)号：CN106708730B
公开(公告)日：2019-04-09
申请号：CN201611046321.0
申请日：2016-11-22
Applicant: 北京控制工程研究所
IPC: G06F11/36
Abstract: 一种针对嵌入式实时操作系统形式化验证方法，采用分阶段的思路对嵌入式实时操作系统进行形式化验证，首先按照需求、设计、实现三个阶段进行形式化建模和验证，用具有严格数学定义的语法、语义的语言来描述操作系统，然后建立操作系统的形式化模型，提取待验证的性质，通过数学方法分析及验证形式化模型是否满足期望的性质，通过反复迭代，最终得到满足期望性质的形式化模型。本发明方法与现有技术相比，解决了传统测试方法对无法保证操作系统需求的正确性以及代码和需求一致性的问题，具有较好的使用价值。
-
公开(公告)号：CN113934457B
公开(公告)日：2024-12-24
申请号：CN202111094502.1
申请日：2021-09-17
Applicant: 北京控制工程研究所
IPC: G06F9/38 , G06F12/0884
Abstract: 一种基于单核DSP的并行计算优化方法，包括如下步骤：将待运行的程序分为关键复杂程序和非关键复杂程序，其中关键复杂程序固定运行在DSP的内部缓存中，非关键复杂程序运行在外部配置的RAM存储器中；对待运行程序中的循环语句，使循环计数器采用递减，且循环体内不进行循环嵌套；每个循环体用到的硬件资源不超过处理器中的运算单元个数和寄存器个数，使得每个循环体中的语句能够同时在多个运算单元中并行执行；采用单指令多数据指令对进行相同计算处理的数据进行汇编编程，提高数据处理的并行度。
-
公开(公告)号：CN113934563A
公开(公告)日：2022-01-14
申请号：CN202111092931.5
申请日：2021-09-17
Applicant: 北京控制工程研究所
Abstract: 一种支持异构多处理器架构的程序配置方法，包括如下步骤：在NOR‑flash存储器中，存储两份CPU的程序，存储两份DSP的程序，均为同构备份；在EEPROM存储器中，存储一份CPU的程序，存储一份DSP的程序；与NOR‑flash中的存储程序异构容错；程序管理的配置参数存储在EEPROM中，采取按位三模冗余存储结构；CPU作为主控处理器，DSP作为协处理器，由CPU进行程序的统一管理。CPU根据配置参数要求对CPU、DSP的程序进行加载，启动多处理器运行；当配置参数在轨修改后，CPU对CPU和DSP进行复位控制，停止原程序运行，并按新的配置参数要求进行程序加载，重新启动多处理器运行，完成程序的在轨更新运行。
-
公开(公告)号：CN115514609B
公开(公告)日：2024-05-03
申请号：CN202211066243.6
申请日：2022-08-31
Applicant: 北京控制工程研究所
IPC: H04L41/0246 , H04L41/0273 , H04L41/12 , H04L41/50 , H04L45/02 , H04L69/16
Abstract: 本发明涉及一种Socket链路受限的发布订阅系统及方法，该系统包括N个单机，单机内部建立多个节点，其中一个单机为系统管理器，系统管理器之外的单机以单机为注册单位进行入网申请，入网成功后，单机间通过Socket链路进行网络通信，单机内部节点利用共享内存分发和接收消息，实现消息的传输。
-
公开(公告)号：CN112256463B
公开(公告)日：2023-07-14
申请号：CN202011061700.3
申请日：2020-09-30
Applicant: 北京控制工程研究所
IPC: G06F11/07
Abstract: 本发明公开了一种保证Cache与片外存储器内容一致性的单粒子软错误处理方法，包括：设置刷新地址为存储器首地址；按字读取刷新地址内容；当确定触发单粒子软错误时，读取处理器错误状态寄存器；当确定当前单粒子软错误是可纠正错误时，对当前单粒子软错误所对应的出错地址进行纠正，并将纠正结果回写至存储器；对刷新地址进行4字节累加；当确定4字节累加后的刷新地址超过存储器有效地址范围时，返回执行设置刷新地址为存储器首地址的步骤。本发明在单粒子效应导致非法指令陷阱、数据访问陷阱等单粒子软错误时，采用清除对应核的指令Cache和数据Cache等措施，与处理器在使能Cache时的运行特性相适应，保证了单粒子错误时Cache与片外存储器的内容一致性。
-
Patent Agency Ranking
公开(公告)号：CN112256463A
公开(公告)日：2021-01-22
申请号：CN202011061700.3
申请日：2020-09-30
Applicant: 北京控制工程研究所
IPC: G06F11/07
Abstract: 本发明公开了一种保证Cache与片外存储器内容一致性的单粒子软错误处理方法，包括：设置刷新地址为存储器首地址；按字读取刷新地址内容；当确定触发单粒子软错误时，读取处理器错误状态寄存器；当确定当前单粒子软错误是可纠正错误时，对当前单粒子软错误所对应的出错地址进行纠正，并将纠正结果回写至存储器；对刷新地址进行4字节累加；当确定4字节累加后的刷新地址超过存储器有效地址范围时，返回执行设置刷新地址为存储器首地址的步骤。本发明在单粒子效应导致非法指令陷阱、数据访问陷阱等单粒子软错误时，采用清除对应核的指令Cache和数据Cache等措施，与处理器在使能Cache时的运行特性相适应，保证了单粒子错误时Cache与片外存储器的内容一致性。
-
公开(公告)号：CN106708730A
公开(公告)日：2017-05-24
申请号：CN201611046321.0
申请日：2016-11-22
Applicant: 北京控制工程研究所
IPC: G06F11/36
CPC classification number: G06F11/3608
Abstract: 一种针对嵌入式实时操作系统形式化验证方法，采用分阶段的思路对嵌入式实时操作系统进行形式化验证，首先按照需求、设计、实现三个阶段进行形式化建模和验证，用具有严格数学定义的语法、语义的语言来描述操作系统，然后建立操作系统的形式化模型，提取待验证的性质，通过数学方法分析及验证形式化模型是否满足期望的性质，通过反复迭代，最终得到满足期望性质的形式化模型。本发明方法与现有技术相比，解决了传统测试方法对无法保证操作系统需求的正确性以及代码和需求一致性的问题，具有较好的使用价值。
-
公开(公告)号：CN117614576A
公开(公告)日：2024-02-27
申请号：CN202311576994.7
申请日：2023-11-23
Applicant: 北京控制工程研究所
IPC: H04B17/391 , H04B7/185 , H04B17/00
Abstract: 本发明涉及航空航天技术领域，特别涉及一种面向星群组网的仿真平台和星群组网运行实例的验证方法。平台包括：开发对象仿真模块、星座模拟模块和API网关，星座模拟模块包括星座模型、遥感模型和通信模型；星座模型用于模拟各节点，并实时推算各节点的物理位置；开发对象仿真模块包含与各节点一一对应的运行实例；通信模型用于根据各节点的物理位置，确定每个节点的联通性，以确定星座模型中所有通信链路；遥感模型用于根据遥感服务请求返回遥感结果；API网关用于处理运行实例的通信服务请求和遥感服务请求。本方案可以实现对星群组网被测软件运行实例的调试测试和演示验证，为空天地一体化协同组网下星载操作系统开发提供了仿真运行环境。
-
公开(公告)号：CN113934457A
公开(公告)日：2022-01-14
申请号：CN202111094502.1
申请日：2021-09-17
Applicant: 北京控制工程研究所
IPC: G06F9/38 , G06F12/0884
Abstract: 一种基于单核DSP的并行计算优化方法，包括如下步骤：将待运行的程序分为关键复杂程序和非关键复杂程序，其中关键复杂程序固定运行在DSP的内部缓存中，非关键复杂程序运行在外部配置的RAM存储器中；对待运行程序中的循环语句，使循环计数器采用递减，且循环体内不进行循环嵌套；每个循环体用到的硬件资源不超过处理器中的运算单元个数和寄存器个数，使得每个循环体中的语句能够同时在多个运算单元中并行执行；采用单指令多数据指令对进行相同计算处理的数据进行汇编编程，提高数据处理的并行度。
-
公开(公告)号：CN113934563B
公开(公告)日：2025-05-02
申请号：CN202111092931.5
申请日：2021-09-17
Applicant: 北京控制工程研究所
Abstract: 一种支持异构多处理器架构的程序配置方法，包括如下步骤：在NOR‑flash存储器中，存储两份CPU的程序，存储两份DSP的程序，均为同构备份；在EEPROM存储器中，存储一份CPU的程序，存储一份DSP的程序；与NOR‑flash中的存储程序异构容错；程序管理的配置参数存储在EEPROM中，采取按位三模冗余存储结构；CPU作为主控处理器，DSP作为协处理器，由CPU进行程序的统一管理。CPU根据配置参数要求对CPU、DSP的程序进行加载，启动多处理器运行；当配置参数在轨修改后，CPU对CPU和DSP进行复位控制，停止原程序运行，并按新的配置参数要求进行程序加载，重新启动多处理器运行，完成程序的在轨更新运行。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.019 seconds)
