公开(公告)号：CN110751279A

公开(公告)日：2020-02-04

申请号：CN201910822008.9

申请日：2019-09-02

Applicant: 北京大学

Inventor： 王宗巍 ,  蔡一茂 ,  凌尧天 ,  郑琪霖 ,  鲍盛誉 ,  喻志臻 ,  陈青钰 ,  鲍霖 ,  吴林东 ,  黄如

IPC: G06N3/063 ,  G06F17/16 ,  G06F7/523

Abstract: 本发明涉及一种铁电电容耦合神经网络电路结构及神经网络中向量与矩阵的乘法运算方法。该铁电电容耦合神经网络电路结构包括基于铁电电容的权值阵列，以及与权值阵列连接的外部电路结构；权值阵列的每一个权值单元包含一个场效应晶体管和一个铁电电容。外部电路结构包括多路选择器和神经元电路。将训练好的神经网络的权值预先写入到权值矩阵中；使用互补时钟控制多路选择器和神经元电路中的开关，实现神经网络中向量与矩阵的乘法运算。本发明利用铁电电容的非易失多值特性，通过电容电荷积累与电荷重分配的特性，可以高速度、低功耗地完成向量与矩阵的乘法，电路结构简单，与现有CMOS工艺兼容，对未来神经网络加速芯片的研究有着重要意义。

公开(公告)号：CN106229407B

公开(公告)日：2019-05-14

申请号：CN201610809598.8

申请日：2016-09-08

Applicant: 北京大学

Inventor： 蔡一茂 ,  王宗巍 ,  黄如 ,  康健 ,  方亦陈 ,  喻志臻 ,  杨雪

IPC: H01L45/00

Abstract: 本发明提供一种高一致性的阻变存储器件及其制备方法，属于CMOS超大规模集成电路技术领域。该阻变存储器包括衬底和位于衬底上的下电极‑阻变薄膜‑上电极结构，下电极位于衬底之上，上、下电极之间为阻变薄膜，所述阻变薄膜的局部掺杂金属，所述掺杂区域为器件工作区域的50％—10％。本发明阻变存储器的到底通道更加容易在局域化掺杂的区域形成熔断，从而将导电通道的随机产生与熔断限定在局部掺杂的区域内，有效降低了导电通道的随机性，从而提高阻变存储器的一致性。

公开(公告)号：CN117520261A

公开(公告)日：2024-02-06

申请号：CN202311579814.0

申请日：2023-11-24

Applicant: 北方集成电路技术创新中心(北京)有限公司 ,  北京大学

Inventor： 王宗巍 ,  高一 ,  蔡一茂 ,  喻志臻 ,  黄如

IPC: G06F15/78

Abstract: 本发明公开了一种高能效存内计算电路，属于新型存内计算技术和集成电路架构设计领域。该存内计算电路包括2R阻变存储器存算阵列、行译码器与驱动电路、单斜型模数转换器电路以及移位加法器电路，在存内计算方面，差分权重的2R阵列结构使得矩阵‑向量乘法运算能够在电压域完成，即电压输入‑电压输出方案，避免了在阵列的BL上形成累加大电流,使得线电阻对计算结果的影响减弱，提高了输出精度；不需要引入电流运放，因此具备较低的输出电路复杂度；其输出电压在充分分压之后稳定输出，对外围电路设计的要求也更宽泛，可以采用较小尺寸的晶体管设计，极大程度降低外围电路带来的额外功率面积开销。

公开(公告)号：CN110751279B

公开(公告)日：2022-10-14

申请号：CN201910822008.9

申请日：2019-09-02

Applicant: 北京大学

Inventor： 王宗巍 ,  蔡一茂 ,  凌尧天 ,  郑琪霖 ,  鲍盛誉 ,  喻志臻 ,  陈青钰 ,  鲍霖 ,  吴林东 ,  黄如

IPC: G06N3/063 ,  G06F17/16 ,  G06F7/523

Abstract: 本发明涉及一种铁电电容耦合神经网络电路结构及神经网络中向量与矩阵的乘法运算方法。该铁电电容耦合神经网络电路结构包括基于铁电电容的权值阵列，以及与权值阵列连接的外部电路结构；权值阵列的每一个权值单元包含一个场效应晶体管和一个铁电电容。外部电路结构包括多路选择器和神经元电路。将训练好的神经网络的权值预先写入到权值矩阵中；使用互补时钟控制多路选择器和神经元电路中的开关，实现神经网络中向量与矩阵的乘法运算。本发明利用铁电电容的非易失多值特性，通过电容电荷积累与电荷重分配的特性，可以高速度、低功耗地完成向量与矩阵的乘法，电路结构简单，与现有CMOS工艺兼容，对未来神经网络加速芯片的研究有着重要意义。

公开(公告)号：CN105895152B

公开(公告)日：2019-05-21

申请号：CN201610202361.3

申请日：2016-04-01

Applicant: 北京大学

Inventor： 蔡一茂 ,  喻志臻 ,  方亦陈 ,  杨雪 ,  王宗巍 ,  黄如

IPC: G11C13/00

Abstract: 本发明提供一种基于单向导通存储单元的存储阵列读取方法，该存储阵列包括多条字线和与字线交叉的多条位线；设于各字线和各位线交叉点并与字线和位线连接的多个存储单元，该存储单元单向导通；以及外围读出电路，对连接到同一位线的存储单元进行读写；其步骤包括：对选中的存储单元所属字线施加一第一电压，对存储阵列的其它字线施加一第二电压；同时对该存储单元所属位线施加一第二电压，对其它位线施加一第一电压；通过外围读出电路读写该存储单元所在位线。

公开(公告)号：CN106169534B

公开(公告)日：2018-08-28

申请号：CN201610591550.4

申请日：2016-07-25

Applicant: 北京大学

Inventor： 蔡一茂 ,  潘越 ,  王宗巍 ,  喻志臻 ,  黄如

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明公布了一种适用于交叉阵列的自选择阻变存储器及其读取方法。本发明的自选择阻变存储器采用较薄的活性电极，具有挥发性低阻态，结合较小的限流值和特定的读写操作，在十字交叉阵列中应用可以抑制泄漏电流，实现阻变单元的无选择管高密度集成。

公开(公告)号：CN106169534A

公开(公告)日：2016-11-30

申请号：CN201610591550.4

申请日：2016-07-25

Applicant: 北京大学

Inventor： 蔡一茂 ,  潘越 ,  王宗巍 ,  喻志臻 ,  黄如

IPC: H01L45/00 ,  H01L27/24

CPC classification number: H01L45/00 ,  H01L27/24

Abstract: 本发明公布了一种适用于交叉阵列的自选择阻变存储器及其读取方法。本发明的自选择阻变存储器采用较薄的活性电极，具有挥发性低阻态，结合较小的限流值和特定的读写操作，在十字交叉阵列中应用可以抑制泄漏电流，实现阻变单元的无选择管高密度集成。