一种1TnR存算阵列单元的制备方法

    公开(公告)号:CN110635026A

    公开(公告)日:2019-12-31

    申请号:CN201910754213.6

    申请日:2019-08-15

    Applicant: 北京大学

    Abstract: 本发明提供一种1TnR存算阵列单元的制备方法,属于半导体(semiconductor)、人工智能(artificial intelligence)和CMOS混合集成电路技术领域。本发明充分利用了MOSFET带来的面积冗余,发挥阻变器件结构简单和特征尺寸小的优势,实现了更加高密度的阵列集成,使得在相同存储精度下,存储容量提高约n倍,或者在相同存储容量下,存储精度提高约n倍。因此本发明对未来适用于存储和存算一体的阻变器件高密度集成有着重要的意义。

    一种非线性自整流阻变存储器及其制备方法

    公开(公告)号:CN105870321B

    公开(公告)日:2019-03-08

    申请号:CN201610183126.6

    申请日:2016-03-28

    Applicant: 北京大学

    Abstract: 本发明提供一种非线性自整流阻变存储器,包括衬底和位于衬底上的底电极‑阻变层‑能带修饰层‑顶电极结构。本发明还提供一种非线性自整流阻变存储器的制备方法,包括如下步骤:1)定义底电极图形,按照该图形在衬底上制备底电极;2)采用PVD、ALD或CVD的方法在底电极上淀积阻变层;3)采用PVD或ALD的方法在阻变层上淀积能带修饰层;4)定义底电极引出孔图形,按照该图形在阻变层和能带修饰层刻蚀出底电极引出孔;5)定义顶电极图形,按照该图形在修饰层上制备顶电极。

    一种氧化物忆阻器及其集成方法

    公开(公告)号:CN109728160B

    公开(公告)日:2020-09-08

    申请号:CN201811555663.4

    申请日:2018-12-19

    Applicant: 北京大学

    Abstract: 本发明公布了一种氧化物忆阻器及其集成方法,基于当前集成电路制造业标准CMOS后端工艺,通过专门设计的工艺流程来来实现氧化物忆阻器的制备,减小忆阻器对后端工艺的影响,以更好地兼容后端工艺。本发明使得在普通传统CMOS工艺线上制作忆阻器及其阵列成为可能。此外,忆阻器有助于研究阻变机理、可靠性、耐久性等等大规模制备相关的能力,对于新一代存储器以及人工神经网络的研究有着重要意义。

    一种基于单相导通存储单元的存储阵列读取方法

    公开(公告)号:CN105895152B

    公开(公告)日:2019-05-21

    申请号:CN201610202361.3

    申请日:2016-04-01

    Applicant: 北京大学

    Abstract: 本发明提供一种基于单向导通存储单元的存储阵列读取方法,该存储阵列包括多条字线和与字线交叉的多条位线;设于各字线和各位线交叉点并与字线和位线连接的多个存储单元,该存储单元单向导通;以及外围读出电路,对连接到同一位线的存储单元进行读写;其步骤包括:对选中的存储单元所属字线施加一第一电压,对存储阵列的其它字线施加一第二电压;同时对该存储单元所属位线施加一第二电压,对其它位线施加一第一电压;通过外围读出电路读写该存储单元所在位线。

    一种氧化物忆阻器及其集成方法

    公开(公告)号:CN109728160A

    公开(公告)日:2019-05-07

    申请号:CN201811555663.4

    申请日:2018-12-19

    Applicant: 北京大学

    Abstract: 本发明公布了一种氧化物忆阻器及其集成方法,基于当前集成电路制造业标准CMOS后端工艺,通过专门设计的工艺流程来来实现氧化物忆阻器的制备,减小忆阻器对后端工艺的影响,以更好地兼容后端工艺。本发明使得在普通传统CMOS工艺线上制作忆阻器及其阵列成为可能。此外,忆阻器有助于研究阻变机理、可靠性、耐久性等等大规模制备相关的能力,对于新一代存储器以及人工神经网络的研究有着重要意义。

Patent Agency Ranking